基于CPCI的嵌入式單板計(jì)算機(jī)電源的設(shè)計(jì)方案
加入技術(shù)交流群
嵌入式運(yùn)行速度高，系統(tǒng)較復(fù)雜，常常集成超大規(guī)模FPGA器件、DSP器件、DDR存儲器以及各種接口電路。這對電源的輸出電壓值、功耗、電壓精度、上電順序以及電源完整性提出更高的要求。
本文引用地址：http://2s4d.com/article/162648.htm這里介紹一種基于CPCI的嵌入式單板計(jì)算機(jī)電源的設(shè)計(jì)方案。該設(shè)計(jì)主要應(yīng)用于航空設(shè)備和軍用車載設(shè)備。
2、系統(tǒng)電源需求分析與器件造型
圖1為系統(tǒng)整體結(jié)構(gòu)框圖。該系統(tǒng)由CPU和與其相連的DDR儲存器、PCI接口、時(shí)鐘、電源、EBC總線以及外部接口電路組成。CPU采用AMCC公司的PowerPC 440EPx。
2．1 系統(tǒng)電源需求
該系統(tǒng)電源較復(fù)雜，有多達(dá)8種不同的電源電壓值，其中5 V和3．3 V由CPCI機(jī)箱提供。5 V供給DC／DC器件降壓以產(chǎn)生其他電源電壓，同時(shí)給1553總線的變壓器供電。3．3 V是系統(tǒng)主電源，包括USB PHY、時(shí)鐘器件、FPGA和CPU以及PCI橋器件(PLX6466)的I／O部分等。其他電源電壓都是由5V或3．3 V經(jīng)電源器件降壓得到。
表1、2分別為CPU和PCI橋器件的功耗需求，CPU器件對上電順序沒有要求。其中VDD 1．5 V是PPC440EPx的內(nèi)核電壓，SOVDD是CPU的DDR2接口電源；1．8 V為PCI橋的內(nèi)核電壓，VDDIO是PCI橋的接口電源。
評論