內(nèi)嵌UHF ASK/FSK發(fā)射器的8位微控制器

關(guān)鍵詞：微控制器 無線發(fā)射器 無線數(shù)據(jù)傳輸

1 概述

tfPIC12C509AF是Microchip公司推出的單片集成內(nèi)嵌射頻無線數(shù)據(jù)發(fā)射器的8位CMOS微控制器。芯片具有高性能的RISC中央處理器，33條12位字長的指令，8位字長的數(shù)據(jù)；內(nèi)置4MHz RC振蕩器，運行速度1μs指令周期；7個特殊功能的硬件寄存器，2級硬件堆棧，直接、間接和相對尋址方式；102412bit可編程EPROM，41字節(jié)數(shù)據(jù)RAM；在線串行編程（In-Circuit Serial ProgrammingTM,ICSP TM），內(nèi)部RC振蕩器的頻率可編程校準（獨立于發(fā)射器的石英晶體振蕩器基準），8位可編程定時器/計數(shù)器；上電復位，看門狗定時器，低功耗睡眠模式，可編程編碼保護，5個通用I/O等功能；工作電壓2.5～5.5V，低拉耗睡眠模式電流0.2～4μA。內(nèi)嵌的UHF ASK/FSK發(fā)射器，射頻頻率范圍為310～480MHz，可調(diào)節(jié)的輸出功率+2～12dbm，ASK數(shù)據(jù)發(fā)射速率0～40Kbps，F(xiàn)SK數(shù)據(jù)發(fā)射速率0～20Kbps，PLL鎖相，集成的晶體振蕩器和VCO電路僅需少量的外部元件。

可用于遙控無鍵入口（RKE）發(fā)射器、車庫門開門器、遙測（輪胎壓力，水、電、氣表、貴重物品跟蹤）、無線安防系統(tǒng)、無線電遙控等領域。

2 引腳排列及功能

rfPIC2C509AF采用20腳SSOP封裝，各引腳功能如下。

1（VDD）：邏輯電路和I/O端品/石英振蕩器輸入/外部時鐘輸入（GPIO僅在內(nèi)部RC模式，在其它振蕩器模式下為OSC1）。當GPIO時TTL輸入，在外部RC振蕩器模式時ST輸入。

3（GP4/OSC2）：雙向I/O端品、石英晶體振蕩器輸出。在石英晶體振蕩器模式連接晶振或諧振器。

4（GP3/MCLR/VPP）：輸入端口/用戶清除（復位）輸入/編程電壓輸入。當構(gòu)成MCLR時，此腳是低電平有效，實現(xiàn)器件復位。在設備進入正常的運行和編程模式時，MCLR、VPP上的電壓不能超過VDD，并且能夠通過軟件編程改變引腳狀態(tài)來喚醒睡眠狀態(tài)。

5（XTAL）：發(fā)射器晶振，連接到考比慈（COPITTS）型晶體振蕩器上。

6（RFENIN）：發(fā)射器和時鐘輸出使能，內(nèi)部下拉。

7（CLKOUT）：時鐘輸出。

8（PS/DATAASK）：功率選擇和ASK數(shù)據(jù)輸入。

9（VDDRF）：發(fā)射器正電壓端。

10（ANT1）：差分功率放大器的輸出端連接到天線，集電極開路輸出。

11（ANT2）：差分功率放大器的輸出端連接到天線，集電極開路輸出。

12（VSSRF）：發(fā)射器接地參考端。

13（NC）：空腳。

14（LF）：連接外部回路濾波器。VCO轉(zhuǎn)換輸入和充電泵輸出的共用點。

15（DATAFSK）：FSK的數(shù)據(jù)輸入。

16（FSKOUT）：FSK晶振的輸出。

17（GP2/T0CKI）：雙向I/O端口，能構(gòu)成T0CKI。

18（GP1）：雙向I/O端口/串口編程時鐘，能通過軟件編程改變引腳狀態(tài)來喚醒睡眠狀態(tài)。這個緩沖器在串口編程模式下為施密特觸發(fā)器輸入。

19（GP0）：雙向I/O端口/串口編程數(shù)據(jù)，能通過軟件編程改變引腳狀態(tài)來喚醒睡眠狀態(tài)。這個緩沖器在串口編程模式下為施密特觸發(fā)器輸入。

20（VSS）：邏輯電路和I/O腳的參考地。

3 基本結(jié)構(gòu)和特性

rfPIC12C509AF內(nèi)部結(jié)構(gòu)包括一個完整的8位CMOS微控制器電路和發(fā)射器電路，以下介紹發(fā)射器電路。發(fā)射器電路方框圖如圖1所示。

發(fā)射器是一個完整的集成UHF ASK/FSK發(fā)射電路，由石英晶體振蕩器、鎖相環(huán)電路（PLL）、集電極開路的輸出功率可變放大器PA（Power Amplifier）和模式控制邏輯（mode control logic）所組成。外接元件有旁路電容、晶振和PLL回路濾波器，能實現(xiàn)ASK和FSK的操作。

引腳VDDRF和VSSRF分別是發(fā)射器電路的電源供給端和接地端。這些電源腳與微控制器的電源供給腳VDD和VSS是相互獨立的。

發(fā)射器的石英晶體振蕩器是一個考比慈振蕩器，提供PLL的基準頻率，并且與PIC微控制器的振蕩器是相互獨立的。XTAL腳上接外部振蕩器或AC模擬基準信號。發(fā)射頻率是由晶振頻率確定的，公式如下：

ftransmit=fXTAL32

考慮到發(fā)射頻率的靈活選擇，最終晶振頻率可能不是標準值。晶振頻率最小值為9.65～15MHz，負載電容10～15pF，并聯(lián)電容7pF，等價串聯(lián)阻抗60Ω。

rfPIC12C509AF晶體振蕩器實現(xiàn)ASK操作電路如圖2所示。電容器C1取值22～1000pF。

rfPIC12C509AF晶體振蕩器實現(xiàn)FSK操作電路如圖3所示。電容C1和C2通過拖動晶振來實現(xiàn)FSK調(diào)制。當DATAFSK=1時，F(xiàn)SKOUT為高阻抗，只有C1對晶振起使用，發(fā)射頻率為fMAX；當DATAFSK=0時，F(xiàn)SKOUT與VSSRF接地，電容C1和C2并聯(lián)，發(fā)射頻率為fMIN。選擇一組理想的C1和C2值為確定中心頻率和頻率偏差。電容C1確定fMAX而電容C1和C2的并聯(lián)值確定fMIN。

C1取值22～1000pF，C2取值47～1000pF。

發(fā)射器中心頻率（fc）：fc=(fMAX+fMIN)/2

發(fā)射器頻率偏差：Δf=(fMAX-fMIN)/2

石英晶體振蕩器有1個四分頻（Divide by 4）電路，此電路通過時鐘輸出（CLKOUT）引腳輸出時鐘。CLKOUT時鐘輸出信號可作為微控制器的輸入或其它外圍電路的穩(wěn)定基準頻率。注意千萬不要將CLKOUT信號連接到PIC微控制器的OSC1輸入端，因為PIC微控制器沒有時鐘信號就不能工作，此時發(fā)射器的振蕩器也不能工作。這時PIC微控制器需要從外部引入時鐘或經(jīng)過內(nèi)部RC振蕩器產(chǎn)生時鐘。當應用中需要穩(wěn)定的基準頻率時，可將CLKOUT腳連接到GP2/T0CKI輸入上，并且使用TIMER0模塊。為了使干擾信號習盡可能小，應對CLKOUT有速率限制。CLKOUT的電壓幅值由在CLKOUT腳上的充電電容決定（2VPP，5pF）。

鎖相環(huán)電路（PLL）由相頻檢波器（phase frequency detector）、充電泵（charge pump）、壓控振蕩器VCO（Voltage Controlled Oscillator）和固定的32分頻器（fixed divide by 32）組成。引腳LF連接1個外部回路濾波器。這個回路濾波器控制PLL的動態(tài)范圍和起始鎖定時間。

PLL的輸出給功率入大器（PA）。集電極開路輸出的不同值可直接驅(qū)動閉環(huán)天線（ANT1、ANT2）或經(jīng)過1個阻抗匹配網(wǎng)絡或平衡-不平衡變換器改變成單端口輸出。引腳ANT1和ANT2為集電極開路輸出，必須通過負載上拉到VDDRF。

PA的差動輸出應該匹配1個1kΩ的負載電阻。當匹配不合理時會導致過度的干擾和諧波輻射。發(fā)射輸出功率可以通過改變PS/DATAASK腳的電壓調(diào)節(jié)成+2～-12dBm中的6個等分值。

在FSK的操作中，PS/DATAASK腳只能作為功率選擇腳（PS）使用。1個20μA的內(nèi)部電流源輸出電流流入PS/DATAASK腳，通過電阻R2產(chǎn)生一個電壓降，作為功率控制電壓（VPS）控制發(fā)射輸出功率。VPS控制PA的偏置電流，高的發(fā)射功率需要較大的偏置電流。

為了實現(xiàn)ASK操作，PA/DATAASK腳的功能是控制功率放大器PA導通或關(guān)斷。分壓網(wǎng)絡上的R1和R2是為了確定VPS，以達到選擇發(fā)射器輸出功率的目的。假如要得到最大發(fā)射器輸出功率，可以把引腳GP0和PA/DATAASK直接連接起來。

邏輯控制模引式腳RFENIN控制著發(fā)射器的操作。當RFENIN=1時，發(fā)射器和CLKOUT在工作模式；當RFENIN=0時，發(fā)射器和CLKOUT進入待機模式。在待機模式時，發(fā)射機產(chǎn)生很小的電流。REFNIN腳在內(nèi)部有1個下拉電阻。

4 應用電路

一個FSK的應用電路如圖4所示，工作頻率433.92MHz，輸出功率+2dBm。電路可根據(jù)控制輸入信號發(fā)射微控制器內(nèi)的數(shù)據(jù)。

設計印制電路板時應注意：需要提供1個低阻抗電源和最小噪聲輻射的地線。要求使用雙面PCB板，并把地線平面放在底層以減少無線電的輻射和串擾；旁路電容應盡量靠近每個電源引腳VDD和VDDRF；用1個單獨的PCB通孔接連VSS和VSSRF，千萬不要把PCB通孔與復俁地線相連；為減少電路中的分布電容，應避免平行線路的出現(xiàn)；線路應越短越好；為防止耦合，應獨立其各組成部分；使用接地線使各信號隔離；用地線來屏蔽時鐘輸出線，隔離CLKOUT信號和減少耦合；回路濾波器的組成部分盡可能放在離LF腳近的地方，并保持線路盡可能短；發(fā)射天線可印制在PCB上。