基于AD9858的寬帶雷達信號源設計與實現

摘要：給出一套寬帶雷達信號源的設計方案，它由基帶信號源和倍頻鏈組成，產生中心頻率為1 GHz，帶寬為800 MHz的線性調頻信號。基帶信號源選用了AD公司高性能數字頻率合成芯片AD9858，由FPGA實現加載DDS控制字，產生(200+50)MHz的基帶信號。倍頻鏈將基帶信號進行上變頻和倍頻，可輸出1 GHz±400 MHz的寬帶雷達信號。經示波器和頻譜儀測試顯示，所設計的寬帶雷達信號源滿足設計要求。
關鍵詞：寬帶雷達信號源；數字頻率合成；線性調頻信號；基帶信號源；倍頻鏈；AD9858

0 引言
和窄帶雷達相比，寬帶雷達具有高的距離分辨率，可以獲取更多、更詳細的目標信息，從而更好的完成目標成像和識別。寬帶雷達主要應用在合成孔徑或逆合成孔徑雷達成像中，寬帶雷達信號處理理論和技術還不成熟。在寬帶雷達背景下，目標在徑向可分為多個距離單元，表現為多散射點模型。回波經過匹配濾波處理后形成一維距離像，對于運動目標而言，窄帶雷達可以采用相參積累或非相參積累來提高信噪比，而寬帶雷達在積累時間內多周期回波存在跨距離單元走動，在速度很高時，甚至在相鄰周期內目標的運動都會跨越一個距離單元，這大大影響了積累的效果。在寬帶雷達條件下，海雜波幅度概率密度函數有較長的尾部，偏離瑞利特性，常用對數正態(tài)分布、韋布爾分布和K分布來描述。
隨著現代電子技術與雷達技術的發(fā)展，特別是脈沖壓縮技術的廣泛應用，對雷達信號源的要求在質量、頻帶寬度、頻率捷變速度等方面上有了極大的提高。數字直接合成技術(Direct Digital Synthesis，DDS)和鎖相環(huán)技術(Phase Locked Loop，PLL)是現代雷達信號合成采用的主要技術。數字直接合成技術雖然有全數字化結構、頻率轉換時間短、分辨率高、相位噪聲低等優(yōu)點，但仍存在著一些不足，主要是它的合成頻率相對較低，這一點限制了其在應用上的范圍。鎖相環(huán)技術則具有頻帶寬、工作頻率高、頻譜質量好等優(yōu)點，但是PLL在頻率分辨率、建立時間等方面遠不如DDS。
研究寬帶雷達信號處理中存在的問題具有重要的理論和現實意義。對寬帶雷達進行建模仿真，可以驗證寬帶雷達信號處理算法，但實測的寬帶雷達回波數據更能直接體現、驗證、證明其算法的正確性、有效性。由于美國AD公司(Analog Devices Inc)新推出的AD9858芯片是一款高性能DDS芯片，具有很寬的工作頻帶，輸出頻率范圍可到400 MHz，完全滿足雷達設計要求，因此在設計中采用AD9858芯片。
本文給出了產生中心頻率為1 GHz，帶寬為800 MHz的線性調頻信號的雷達信號源的設計方案。

1 DDS性能分析
在現代電子技術的飛速發(fā)展過程中，頻率合成大致經歷了從直接模擬頻率合成，到基于PLL的鎖相式頻率合成，再到DDS的三代發(fā)展。
直接模擬頻率合成技術指的是通過能夠實現混頻、分頻、倍頻、差頻等數學運算的模擬電路，使得一個或多個既有的參考頻率合成所需要的頻率。但是這項技術所需設備體積和功耗都比較大，盡管其頻率轉換時間快，因此在目前的電子技術發(fā)展趨勢下，直接模擬頻率合成已基本不被采用。
目前技術發(fā)展成熟，集成度較高，能夠廣泛運用于各種電路的設計中的是基于PLL的鎖相式頻率合成技術。該技術的優(yōu)點在于具有很寬的輸出頻率范圍，且抑制寄生輸出噪聲的能力很強，因而輸出頻譜的純度很高，但它也存在頻率切換的時間較長的缺點。
近十幾年來，DDS技術得到了飛速的發(fā)展，它具有如下優(yōu)點：相對帶寬較寬；頻率轉換時間較短；頻率分辨率較高；能夠產生相位連續(xù)信號；可產生寬帶正交信號及其他多種調制信號；可編程和全數字化、控制靈活方便；具有極高的性價比等。目前最常用的DDS實現方案有以下三種：高性能DDS芯片方案、低頻正弦波DDS芯片方案、基于FPGA芯片方案。本文采用的是高性能DDS芯片AD9858方案。

2 寬帶雷達信號源設計
微型寬帶雷達實驗系統發(fā)射1 GHz+400 MHz的線性調頻信號，要求信號帶外抑制不小于55 dB，雜散抑制不小于35 dBc。
本文采用DDS技術加上變頻和倍頻鏈方案產生發(fā)射信號，這樣可以使倍頻次數盡量減少，從而減少倍頻引入的雜散。寬帶信號源由基帶信號源、上變頻和倍頻鏈組成，上變頻采用改進型折疊吉爾伯特結構，轉換增益約為8．5dB；倍頻鏈采用三級倍頻，輸出功率大于等于13dBm。寬帶信號源的結構框圖如圖1所示。

DDS是第三代頻率合成技術，具有相對帶寬寬、頻率轉換時間短、頻率分辨率高、輸出相位連續(xù)、高性價比等優(yōu)點。隨著現代集成電路的發(fā)展，高性能DDS芯片的工作時鐘越來越高，輸出帶寬越來越寬。AD9858直接數字頻率合成器的應用非常廣泛靈活。它是由一個高效率的DDS核，一個32位的相位累加器，一個14位的相位偏移調整器，一個頻率為109次采樣的10位數膜轉換器四部分組成。并且高性能DDS芯片AD9858增加了自動掃頻的功能，提供了頻率達2 GHz的混頻器，一個相位頻率檢測器以及一個可編程的帶有高級快鎖功能的電荷泵。AD9858提供了串行和并行控制接口，通過這兩個控制接口可以寫數據到片內數字寄存器控制所有操作，很容易配置AD9858。四組用戶頻率相位控制字(profi les)能由片外的兩個腳選定。這些用戶可以單獨選擇設定頻率轉換字和相位偏移字。AD9858可以進行單音模式和掃頻模式的切換。為了省電，還能使AD9858工作在可編程的全睡眠模式，這種模式下多數器件功率降低從而減小電流。
基帶信號源產生(200+50)MHz的基帶線性調頻信號，以AD公司高性能AD9858芯片和Altera公司的CycloneⅡ系列FPGA芯片為核心，由AD98 58芯片、FPGA芯片、帶通濾波器、射頻放大器和電源組成。