MACH 2系統(tǒng)TDM通信接口的研究

摘要：介紹了基于MACH 2系統(tǒng)的TDM總線原理，并以柔性直流輸電工程為背景，論述了TDM通信接口在高壓直流輸電中的具體研究與應(yīng)用，詳細描述了TDM時分多路復(fù)用通信方式的性能，并介紹了TDM通訊的編碼形式以及校驗方式。TDM通信采用IEEE-754標準編碼，具有嚴格的校驗方式，較高的可靠性和正確性。這種在一個傳輸介質(zhì)上傳輸多路數(shù)字化信號的技術(shù)，在高壓直流輸電控制系統(tǒng)保護中，具有可靠、快速的特點，能夠?qū)崿F(xiàn)串行通信連接，單方向傳輸，具有單個發(fā)送源，一個或多個接收源。因此，TDM總線系統(tǒng)廣泛應(yīng)用于電力系統(tǒng)控制保護領(lǐng)域。
關(guān)鍵字：IEEE-754標；串行通信；TDM通信接口；MACH2系統(tǒng)

0 引言
高壓直流輸電技術(shù)主要用于大容量、長距離輸電或跨區(qū)域電網(wǎng)聯(lián)網(wǎng)、并網(wǎng)方面，近些年取得了顯著的進步，它將在我國電網(wǎng)方面起到重要作用。控制系統(tǒng)是高壓直流輸電工程的核心單元，可以充分發(fā)揮直流輸電系統(tǒng)的調(diào)節(jié)性能和適應(yīng)各種運行方式的需要。MACH 2是Modular Advanced Control HVDC(High Vohage Direct Current)and SVC(StaIic Var Compensator) 2nd edition的縮寫，是一種基于軟件和硬件的開發(fā)平臺，主要用于直流控制保護系統(tǒng)。

1 TDM通信原理
1．1 TDM總線系統(tǒng)
TDM(Time Division Multiplexer)就足時分多路復(fù)用。它將一個時間間隔劃分為若干個通道，把不同通道的數(shù)據(jù)按照預(yù)先設(shè)定的位置分配時隙(Slot)到一定速率的通路上，每個時隙(Slot)的速率根據(jù)時鐘信號的頻率而定的，每個通道時隙(Slot)的頻率，即幀周期為99μs。其中每幀的時隙數(shù)即復(fù)用的通道數(shù)與時鐘有關(guān)。在MACH 2系統(tǒng)中，主要采用的是TDM總線通信的方式，其結(jié)構(gòu)如圖1所示。MACH 2系統(tǒng)主要有兩部分組成，一部分是主計算機單元，另一部分是I／O單元。這兩部分之間利用DSP實現(xiàn)TDM總線。

一般的，PS860板卡(含一塊DSP)用于模擬量信號采集并以TDM方式發(fā)送給PS801板卡，由DSP進行數(shù)據(jù)接收與處理。TDM總線上的傳輸速率最大可達到15 Mb／s。
1．2 TDM幀結(jié)構(gòu)
TDM這種通信協(xié)議，兩個以上的信號或數(shù)據(jù)流可以同時在一條通信線路上傳輸，其表現(xiàn)為同一通信通道。但在物理層面上來看，信號還是輪流占用物理通道的。時間域被分成周期循環(huán)的一些小段，每段時間長度是固定的，每個時段用來傳輸一個通道的信息。一個TDM幀包括了若干個通道，當這些通道的信息都傳輸完畢，會隨著幀同步信號開始下一幀數(shù)據(jù)的傳輸，這樣重復(fù)傳輸每一幀的數(shù)據(jù)。

TDM傳輸數(shù)據(jù)時，首先將通信時間分成一定長度的幀，每幀的長度是固定的(如圖2所示)。每一幀又被分成若干個時隙(Slot)，即每一幀由若干個時隙(Slot)組成。每幀中的時隙(Slot)是預(yù)先分配好的，且這種關(guān)系是固定不變。不論是否有數(shù)據(jù)需要傳輸，所有時隙(Slot)都會被占用。一般情況，具有N路的輸入系統(tǒng)，每幀至少含有N個時隙(Slot)。

從圖3 TDM Frame中可以看出，一個TDM總線幀需要3組信號分別用于幀同步(Frame sync)、時鐘(Clock)和數(shù)據(jù)(Data)。MACH 2控制系統(tǒng)所采用的TDM通信的兩幀之間間隔配置為99μs，每幀數(shù)據(jù)最大可以配置32個時隙(Slot)，其中前31個是數(shù)據(jù)時隙，最后一個時隙(Slot)是校驗和。每個時隙(Slot)的長度是固定的，都是32 b信息。
MACH 2控制系統(tǒng)對模擬量數(shù)據(jù)傳輸時，按照IEEE-754標準編碼對數(shù)據(jù)進行編碼。其中，F(xiàn)rame sync是一個寬為100 ns，周期為99μs的脈沖信號，由于每幀的32個時隙(Slot)是已經(jīng)固定好的，這個脈沖信號也是不變的。隨著幀同步信號上升沿的到來，表示每一幀數(shù)據(jù)的開始，也就是第一個時隙，即Slot 1。時鐘信號Clock是一個頻率為10．6 MHz的脈沖信號，每次隨著其上升沿的到來，表示傳輸一個b的數(shù)據(jù)Data(0或1)。
傳送每幀的數(shù)據(jù)，都會占用這32個時隙(Slot)的長度。其中，前31個時隙(Slot)為數(shù)據(jù)時隙，可以根據(jù)實際需要靈活配置時隙的個數(shù)，最大配置為31個時隙(Slot)；第32個時隙(Slot)是校驗和，根據(jù)前面的數(shù)據(jù)產(chǎn)生的。