基于ARM的可定制MCU可承擔FPGA的工作

　　定制MP功能塊的工作通常由客戶和合格的第三方設計公司共同完成。第一階段主要是開發(fā)特殊應用的硬件塊和相關的軟件驅(qū)動程序。在絕大多數(shù)情況下，硬件塊編碼用的是Verilog RTL ，而軟件開發(fā)用的是C、 C++ 或ARM匯編語言。

　　已經(jīng)寫入由MCU供應商提供并針對MP Block RTL代碼開發(fā)的模板中的功能塊的占位符(placeholder)實例化可以簡化將特殊應用功能塊集成到MP功能塊中去的工作。為AHB主/從設備和APB從設備提供有不同的模板。在某些功能塊中，DMA或PDC連接是預先編程好的。例如，一個帶有PDC連接的APB連接功能的HDL如下所示：

　　需要驗證MP功能塊的RTL代碼與微控制器的固定端口之間的兼容性。然后再利用供應商提供的特殊工藝目標庫對RTL代碼進行綜合，并對整個器件執(zhí)行功能仿真。

　　平臺的低級設備驅(qū)動程序由MCU產(chǎn)商提供，而MP功能塊的驅(qū)動程序則來自用戶或者第三方設計公司。這些驅(qū)動程序再與編程MCU和外設/接口的應用模塊集成在一起。如果需要操作系統(tǒng)，可以從有資質(zhì)的第三方獲得pre-ported版本并集成進軟件包中。軟件包還需要利用業(yè)界標準的開發(fā)工具進行測試。當然也可以在該階段進行硬件/軟件的協(xié)同仿真。

　　仿真

　　設計流程的關鍵步驟是硬件和至少低層軟件的仿真。AT91CAP仿真板包括一個完全互補的存儲器、標準接口、網(wǎng)絡和可配置連接(圖4：AT91CAP仿真板)。

　　圖4：AT91CAP仿真板。

　　實際經(jīng)驗證明，這種仿真步驟幾乎總能發(fā)現(xiàn)設備的硬件和/或軟件、或者設備硬件/軟件接口中的各種錯誤。在這一階段對設備完整設計的校正和再測試能力是縮短設計時間和降低設計成本的主要因素，它能提高首次流片和軟件開發(fā)成功的概率。額外的好處是最終設計的仿真版本可以用作未來設計反復的起點，從而大大節(jié)省設計工作量。

　　可定制MCU供應商利用針對設備和MP塊的固定端口確立的底層規(guī)劃實施布局和布線。只需要對MP塊的金屬層進行布局布線。后版圖仿真可以確保不違反時序約束。

　　該方案的優(yōu)點之一是設計團隊無需等待設計原型就能完成軟件開發(fā)。應用軟件的開發(fā)和測試可以和布局布線與原型制造同時進行。一旦設備和軟件在目標應用中得到驗證，客戶就可以基于滾動預測正式地批準產(chǎn)品的批量生產(chǎn)。因為掌握著空白晶圓的庫存，因此可以根據(jù)市場的需求隨時調(diào)整實際產(chǎn)量。

　　當設備的批量需求滿足投資需求時，網(wǎng)表可以被重新映射到完全標準單元的設計，帶來的優(yōu)點是減小裸片尺寸，提高性能并降低功耗。

　　沒有ASIC NRE和設計周期的ASIC性價比

　　具有金屬可編程單元結(jié)構(gòu)的可定制微控制器可以幫助設計師將他們的定制IP集成到準現(xiàn)成的解決方案中。它能提供全定制ASIC的成本、功耗和性能優(yōu)勢，而NRE和設計周期與現(xiàn)成的MCU+FPGA設計沒有太多的區(qū)別