基于TalusVortexFX的32/28納米節(jié)點(diǎn)設(shè)計(jì)方案

　　32/28納米串?dāng)_問題

　　時(shí)鐘頻率的持續(xù)提高與供電電壓的日益降低意味著對(duì)串?dāng)_型延時(shí)變化、功能失效等信號(hào)完整性(SI)效應(yīng)的敏感度在不斷提高。在32/28納米節(jié)點(diǎn)，由于更近的相鄰軌道、橫截面(32/28納米節(jié)點(diǎn)的軌道的高度可能大于其寬度，如圖4所示，它增大了相鄰軌道耦合電容)以及金屬化的軌道和通孔的電阻的提高(相對(duì)而言)，因此這些效應(yīng)也進(jìn)一步增強(qiáng)。

　　圖4.32/28納米節(jié)點(diǎn)軌道的高度可能超過其寬度。

　　Talus1.2以基于軌道的復(fù)雜優(yōu)化算法而著稱，它使得用戶在流程更早期的全局布線期間就可解決串?dāng)_問題。Talus1.2解決串?dāng)_相關(guān)問題的方式有很多，最基本的方式是使用最佳層分配和通過可用資源的擴(kuò)散布線;它會(huì)有效管理這種擴(kuò)散以避免對(duì)線長(zhǎng)或通孔數(shù)量造成的顯著負(fù)面影響。此外，全局布線器自帶有多線程功能，可獲得超高的性能水平。

　　為了獲得高性能，所有全局布線器會(huì)先做假設(shè)。如：在“桶(bucket)”中放置導(dǎo)線，每個(gè)“桶”中的導(dǎo)線都設(shè)置于相互的頂部，因此一開始就可以直觀地看到。在多數(shù)環(huán)境中，流程下游的軌道的真正排序和布局工作是留待詳細(xì)布線器來完成。而解決流程下游的串?dāng)_問題要花費(fèi)多上一個(gè)數(shù)量級(jí)的精力，而且按需修復(fù)(如：上調(diào)單元的尺寸會(huì)伴隨面積和漏電功耗的相應(yīng)增加)可能不是最佳、乃至可完成的方法。

　　事實(shí)上，只有在知道軌道排序及其空間關(guān)系時(shí)才有可能精確評(píng)估潛在的串?dāng)_效應(yīng)。因此Talus1.2將全局軌道區(qū)段轉(zhuǎn)換為空間上可布局的區(qū)段，然后再使用這一區(qū)段在流程更早期就對(duì)潛在的串?dāng)_問題進(jìn)行評(píng)估;這樣通過在全局布線階段對(duì)線路的重新排序和設(shè)置,所有的串?dāng)_問題都可以在流程的更早階段得到解決。在全局布線階段所做的這些修改接下來還可用于為流程下游的詳細(xì)布線器提供指導(dǎo)，這樣便可以少得多的計(jì)算工作獲得更優(yōu)的解決方案。

　　32/28納米工藝變異問題

　　對(duì)于以180納米及更高技術(shù)節(jié)點(diǎn)制造的硅芯片來說，所需的只是解決些少量晶圓間變異，即源自不同晶圓的晶粒在時(shí)序(性能)、功耗等特征方面的差異。這種差異可能是由于從一家代工廠到另一家代工廠的制程變異和儀器及操作環(huán)境微小差異所造成，如：爐溫、摻雜程度、蝕刻濃度、用以形成晶圓的光刻掩膜等等。

　　在較高技術(shù)節(jié)點(diǎn)時(shí)，所有晶粒間工藝變異(同一晶圓上各晶粒間差異)和晶粒內(nèi)工藝變異(同一晶粒上各區(qū)域間差異)相對(duì)來說并沒那么重要。(晶粒間變異也被稱之為“全局”、“芯片到芯片”、“晶粒到晶粒”變異。)例如：如果一個(gè)芯片的核心電壓為2.5V，那么在多數(shù)情況下會(huì)假設(shè)整個(gè)晶粒擁有一致和穩(wěn)定的2.5V電壓;同樣的也會(huì)假設(shè)整個(gè)晶粒上擁有統(tǒng)一的芯片溫度。

　　隨著尺寸越來越小的新技術(shù)節(jié)點(diǎn)浮出水面，晶粒間與晶粒內(nèi)工藝變異變得日益重要。這些變異中有些是系統(tǒng)變異，這意味著它會(huì)隨著單元級(jí)電路功能而改變。例如：晶圓片中心附近所制造的芯片與朝向晶圓片邊緣所制造的芯片相比，其相關(guān)的某些參數(shù)可能會(huì)有所不同;在這種情況下，可以預(yù)測(cè)所有參數(shù)都將受到類似影響;而一些參數(shù)還會(huì)在隨機(jī)變異的情況下獨(dú)立地波動(dòng)，據(jù)說這可能是基于區(qū)域的變異(相對(duì)于基于距離的變異)。

　　圖5.在32/28納米節(jié)點(diǎn)，晶粒間與晶粒內(nèi)變異極為重要。

　　晶粒間與晶粒內(nèi)工藝變異統(tǒng)稱為片上變異(OCV)，在32/28納米節(jié)點(diǎn)變得極為重要。這是由于隨著每個(gè)新技術(shù)節(jié)點(diǎn)的推出，控制如晶體管結(jié)構(gòu)的寬度和厚度、軌道和氧化層等關(guān)鍵尺寸變得更為困難，最終導(dǎo)致相對(duì)變異百分率(與某些中值相比較)會(huì)隨著每個(gè)新的技術(shù)節(jié)點(diǎn)而變得更大。

　　解決OCV的傳統(tǒng)方式是使用一階方案(first-orderapproach)，包括在整個(gè)芯片上應(yīng)用一攬子容限。不過在32/28納米節(jié)點(diǎn)，這種方法過于悲觀，會(huì)導(dǎo)致過度設(shè)計(jì)、設(shè)計(jì)性能降低和時(shí)序收斂周期變長(zhǎng)。因此Talus1.2部署了復(fù)雜的高級(jí)OCV(AOCV)算法，基于單元和軌道的鄰近性(如：兩個(gè)相鄰單元與位于晶粒相反兩端的兩個(gè)單元相比較，相互間相關(guān)潛在變異會(huì)更少)來應(yīng)用上下文特定的降額值。這種更為實(shí)際的模式可降低超額的容限，進(jìn)而減少悲觀的時(shí)序違規(guī)并提高器件性能。

　　32/28納米多模多角(MMMC)問題

　　除了前文主題中所提及的制造工藝的變異以外，我們還必須解決芯片使用的環(huán)境條件(如：電壓和溫度)存在的潛在變異問題。所有這些變異均可歸入PVT(工藝、電壓和溫度)項(xiàng)目范圍。

　　對(duì)于以更早期技術(shù)節(jié)點(diǎn)所創(chuàng)建的器件來說，晶粒間與晶粒內(nèi)PVT差異可以忽略不計(jì)。先做假設(shè)，然后基于整個(gè)芯片表面具有一致的工藝變異這一事實(shí)、基于整個(gè)晶粒上具有穩(wěn)定的核心電壓和溫度等環(huán)境條件這一事實(shí)來簡(jiǎn)化工作是有可能的?；谶@些假設(shè)，通過采用一系列bese-case條件(最高允許電壓、最低允許溫度等)，確定每條路徑bese-case(最小)延時(shí)會(huì)相對(duì)容易;同樣的，通過采用一系列worst-case條件(最低允許電壓、最高允許溫度等)，確定每條路徑worst-case(最大)延時(shí)也會(huì)相對(duì)容易。

　　圖6.在32/28納米節(jié)點(diǎn)需要解決大量模式和角點(diǎn)。