多內(nèi)核設(shè)計(jì)的三種設(shè)計(jì)模式概述 作者： 時(shí)間：2012-04-06 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 本文引用地址：http://2s4d.com/article/149276.htm總結(jié)合并是嵌入式領(lǐng)域長期存在的一個(gè)趨勢，它使得性能更優(yōu)良的嵌入式設(shè)備采用更少的元器件，從而降低了成本及功耗預(yù)算。這一趨勢的最新進(jìn)展是在單個(gè)封裝內(nèi)提供多個(gè)處理器內(nèi)核的多內(nèi)核嵌入式微處理器的增加，而且與同等的單內(nèi)核處理器相比具有低功耗和低成本的優(yōu)點(diǎn)。 上一頁 1 2 3 4 下一頁
加入技術(shù)交流群
評論