基于DSP和CPLD的金屬磁記憶檢測儀設(shè)計
加入技術(shù)交流群
1．2 DSP與CPLD及相關(guān)外設(shè)通信
隨著DSP芯片的工作時鐘越來越高，指令的執(zhí)行周期越來越短，而掛接在系統(tǒng)上的外設(shè)，如：按鍵、顯示屏、蜂鳴器等，速度各不相同，且均相對DSP來說，速度較慢，DSP如果直接對這些片外模塊進(jìn)行控制，將會帶來很大的時間開銷。在本系統(tǒng)中，DSP對外設(shè)的控制經(jīng)常需要用到種類較多的門電路、譯碼電路、時序電路等，為了節(jié)約PCB板的面積，增加系統(tǒng)設(shè)計的靈活性、可靠性，采用CPLD實現(xiàn)DSP的外圍電路控制，能充分地利用CPLD中的資源，減少軟件編程的復(fù)雜度，提高DSP的執(zhí)行速度。這樣，DSP對每一個外設(shè)都分配一個地址，CPLD通過DSP傳過來的地址線、控制線和數(shù)據(jù)線來進(jìn)行對相應(yīng)外設(shè)的控制。對于按鍵類型的外設(shè)，當(dāng)按鍵按下后，首先CPLD對按鍵進(jìn)行消抖，CPLD得到按鍵值后，再通過中斷通知DSP，DSP再通過總線來讀取按鍵值。
TMS320F28335通過四位地址總線(XA[11：8])、數(shù)據(jù)總線(XD[11：0])、外部讀寫使能信號(RD、WR)、片選信號(CS)及I／O中斷信號與CPLD相連，由這些信號連線完成DSP對CPLD內(nèi)的相關(guān)寄存器或I／O的讀寫操作。掛接在CPLD上的所有外設(shè)DSP都可以通過地址線XA[8：11]來分配一個對應(yīng)的地址，當(dāng)在DSP中執(zhí)行寫指令：*(0x0400)=0x001時，地址總線XA[11：8]=0100B，數(shù)據(jù)線XD[11：0]=0x001，同時控制線中CS、WR為低電平，RD為高電平，CPLD接收到總線電平后，進(jìn)行地址鎖存、數(shù)據(jù)譯碼等操作，即可對相應(yīng)地址上分配的外設(shè)進(jìn)行控制。CPLD與DSP的連接關(guān)系如圖4所示。本文引用地址：http://2s4d.com/article/149112.htm
1．3 TFT真彩液晶屏
液晶屏分辨率為272×480，尺寸為4．3英寸。顯示色彩為16位，RGB各占6位、5位、6位，采用3．3V電壓供電。CPLD上外掛一片16×256 kB的SRAM作為顯示屏的顯存，存儲一幀屏顯的數(shù)據(jù)。CPLD將DSP總線上傳來的數(shù)據(jù)，先存入顯存，然后再從顯存中讀取出來，配合液晶屏驅(qū)動時序，在液晶屏上將波形顯示出來。圖5為液晶控制圖。
評論