基于MPC8280的IMA E1數(shù)據(jù)采集系統(tǒng)設計

　　IMA是ATM反復用技術，實現(xiàn)寬窄帶網(wǎng)絡一體化，在窄帶網(wǎng)絡接口(如El/T1鏈路接口)上實現(xiàn)ATM寬帶業(yè)務。通過IMA協(xié)議接口，實現(xiàn)將ATM信元流反向復用到多條低速El/T1鏈路上。IMA是支持高速ATM信元流的一種實用方法。為多媒體用戶的接入，利用現(xiàn)有鏈路(尤其是2 Mb/s鏈路)進行ATM傳輸?shù)葢脛?chuàng)造了條件。尤其適用于建網(wǎng)初期的TD―SCDMA接入網(wǎng)Node B側的數(shù)據(jù)傳輸。

　　基于計算機的數(shù)據(jù)采集系統(tǒng)可以依據(jù)與計算機的接口方式不同而分類。對于低速數(shù)據(jù)的采集，基于ISA總線的系統(tǒng)面臨被USB取代的趨勢。而對于高速數(shù)據(jù)采集系統(tǒng)，主要還是基于PCI總線傳輸數(shù)據(jù)。PCI總線相對于其他總線具有高速率、硬件資源豐富和較好的PCI設備驅動軟件開發(fā)包支持等優(yōu)點。高速數(shù)據(jù)采集系統(tǒng)主要有基于PCI接口芯片和基于PCI數(shù)據(jù)采集卡2種開發(fā)選擇。前者具有采集數(shù)據(jù)靈活、更容易控制等優(yōu)點。但需要設計基于選定芯片的數(shù)據(jù)采集卡。同時由于PCI總線是一個共享總線，仲裁算法一般是公平競爭，要想穩(wěn)定可靠地采集數(shù)據(jù)流，采集卡上必須有大小合適的緩存，這就涉及到一個先進先出的結構，提高整個系統(tǒng)的復雜度。后者可以選用符合系統(tǒng)要求的數(shù)據(jù)采集卡，大大縮短項目的研制時間，設計也相對簡單。主要是對采集卡進行必要的配置以及如何嵌入系統(tǒng)的軟/硬件設計的問題。

　　網(wǎng)絡處理器MPC8280是PowerPC處理器系列，集成了G2內核和通信處理器CPM，可以輕松地處理100 Mb/s以太網(wǎng)、ATM等應用。同時集成了系統(tǒng)PCI接口單元，滿足基于PCI總線數(shù)據(jù)傳輸?shù)拈_發(fā)模式。

　　1 MPC8280芯片介紹

　　用于通信領域的PowerPC處理器系列的MPC8280，它是一塊多功能通信處理器，采用雙內核的結構，即PowerPC內核G2和通信處理模塊CPM專用內核CP。兩個內核工作在不同的時鐘頻率。G2內核和通用一般處理器功能相似，主要執(zhí)行高層代碼，完成對于外設的控制與管理;CP處理器內核處理具體底層通信協(xié)議，通信處理模塊CPM部分還包含了各種豐富的通信控制外圍模塊，這些外圍模塊幾乎支持各種常見的底層傳輸協(xié)議，通過靈活設置這些外圍通信模塊實現(xiàn)具體應用中的協(xié)議。圖1是MPC8280內部構架圖。

　　2 系統(tǒng)總體設計

　　2.1 設計思想

　　參考IMA功能單元的參考模型，可以得出IMAE1的數(shù)據(jù)處理功能流程圖，如圖2所示，主要完成物理層、TC子層、IMA子層、ATM層和AAL層的協(xié)議解碼，圖中PMD鏈路接口負責接收來自E1鏈路上的ATM信息，經(jīng)過成幀模塊處理后，發(fā)送到IMA協(xié)議處理模塊，還原為標準的ATM信元流，送到進行ATMSAR―PDU處理，提取鏈路信息，發(fā)送到上位機進行分析、處理。

　　2.2 硬件總體設計

　　選用基于PCI接口芯片的數(shù)據(jù)采集的設計方案，采用板級處理機的方式，由板級處理機完成數(shù)據(jù)的重組和分組，再將組裝好的數(shù)據(jù)上傳，這樣數(shù)據(jù)組裝和數(shù)據(jù)上傳并行工作，能夠有效地減輕PC機的負擔，同時還能實現(xiàn)硬件層數(shù)據(jù)過濾功能。硬件設計如圖3所示。系統(tǒng)由保護線路接人IMA E1傳輸線路，經(jīng)過E1成幀器轉化為PCM E1幀，再將多路IMA E1送入IMA處理器，形成ATM信元流，通過MPC8280進行ATM適配，組裝成PDU數(shù)據(jù)，再將PDU數(shù)據(jù)通過PCI接口上傳到上位機進行協(xié)議解碼和分析。

　　3 各個功能模塊的設計

　　3.1 多PHY的UTOPIA接口設計實現(xiàn)

　　該系統(tǒng)實現(xiàn)了IMA E1數(shù)據(jù)的采集和仿真功能，所以需要2個通道的數(shù)據(jù)傳輸，同時由于需要MPC8280進行處理，所以整個物理層模塊和MPC8280之間的數(shù)據(jù)交互，和單個通道時完全有所不同。UTOPIA接口是ATM網(wǎng)絡層和物理層之間的標準傳輸接口。它的運行模式有單PHY模式以及多PHY模式。單PHY模式即物理層接口只有一個，而多PHY情況下有多個物理層接口交互，這種情況下面就必須考慮怎么來進行接口交互的輪詢選擇問題，下面為MPC8280的UTO～PIA接口的詳細信號描述。

　　由圖4可以看到，UTOPIA接口傳輸信號主要由接口時鐘信號、數(shù)據(jù)傳輸信號、信元級的握手控制信號以及輪詢地址信號組成。UTOPIA接口接收和發(fā)送通道的控制信號是獨立的，它的工作模式分為主模式和從模式。在該設計中需要由MP(28280主動來輪詢控制多個物理層器件的ATM信元的傳輸，所以MP(28280側UTOPIA接口工作為主模式。對于物理層器件來說，在進行信元傳輸時，要接收來自MPC8280發(fā)起的各種控制與輪詢，所以物理層側UTOPIA接口工作為從模式。當UTOPIA接口工作在多PHY的情況下，MP(28280 UTC)PIA接口支持2種多PHY的操作模式：

　　直接輪詢方法 利用CLAV[3～0]，以及地址ADD[O，1]，總共支持4片物理層器件。每個物理層器件1個收發(fā)CLAV，同時公共使用地址ADD[0，1]。每個cLAV的操作與單個時操作是一樣的。

　　單CLAV輪詢 利用1個CLAV以及ADD[4～0]，ATM控制器輪詢所有激活的物理層器件，從0X0～FPSMR[LAST_PHY]中寫入地址。所有物理層器件共用1個收發(fā)CLAV，同時使用公共地址ADD[0～4]。

　　3.2 PCI接口設計

　　PCI局部總線在CPU和外部設備之間插入復雜的管理層，用此協(xié)調數(shù)據(jù)傳輸，并提供一致的總線接口，形成了開放的局部總線標準，而不依賴于CPU芯片。PCI總線是與CPU異步工作的，總線上的工作頻率固定為66 MHz。有32位和64位2種數(shù)據(jù)寬度的標準，數(shù)據(jù)傳輸率最高分別為132 MB/s和264 MB/s。它能支持多種外設，在高頻率下保持最佳性能。PCI還支持總線控制技術，允許智能設備在適當時取得總線控制權，以加快數(shù)據(jù)傳輸。在一定意義上可以認為PCI局部總線解決了高性能的CPU處理能力和低效的系統(tǒng)結構之間的瓶頸問題。

　　在該設計中，采用專用PCI接口芯片實現(xiàn)PCI接口，采用的MP(：8280處理器中就集成了PCI接口邏輯功能，所以只需要具體配置處理器內部相應模塊寄存器實現(xiàn)其功能。圖5為PCI橋在整個網(wǎng)絡處理器內部的功能框圖。

　　在MPC8280內部，PCI橋對外的PCI接口信號和局部總線的信號引腳是復用的，所以在系統(tǒng)啟動時，必須通過正確設置相應硬件跳線和硬件復位配置字.實現(xiàn)PCI引腳及內部功能寄存器配置。PCI橋和通信處理模塊之間有DMA通道，可以在DPRAM與PCI接口之間直接進行DMA通道的數(shù)據(jù)傳輸，但是這種情況一般采用極少。通常通信處理模塊CPM的數(shù)據(jù)通過60X總線傳送到外部的存儲器，PCI控制橋直接通過60X總線接口總線和系統(tǒng)內存之間進行數(shù)據(jù)的交互工作。

　　PCI接口作為數(shù)據(jù)采集卡系統(tǒng)和上層PC機軟件之間的交互的接口，其接口驅動程序是由上層PC機操作系統(tǒng)提供的，所以MPC8280的PCI橋接口實際上工作在從模式下，PC機系統(tǒng)軟件對其進行控制。整個數(shù)據(jù)采集系統(tǒng)的時鐘，復位信號以及電源，都是由PC機上的PCI接口提供的。

　　3.3 網(wǎng)絡處理器總線控制功能設計

　　將任何存儲設備或I/O設備接到處理器上，一般都會通過處理器的系統(tǒng)總線。處理器存儲空間以bank為單位控制。MPC8280是32位處理器，一共有32條地址線，理論上可以尋址的空間范圍是4 GB，也就是尋址的范圍為Ox00000000～0xFFFFFFFF。每一個外部設備，如FLASH，SDRAM等都可以通過控制網(wǎng)絡處理器的內存控制器中的OR和BR寄存器惟一地確定外設存儲空間對應于4 GB空間的位置，每一組OR和BR寄存器對應1個外設存儲(I/0)空間，稱之為1個bank。為了靈活實現(xiàn)對于外部存儲控制體的管理和設置，存儲控制器包含12個基地址寄存器(BRx)和12個選項配置寄存器(0Rx)，分別對于12個外部存儲體進行相應具體設置。

　　配置選項寄存器OR的內容根據(jù)不同存儲體選擇的控制狀態(tài)機而不同，主要提供一些補充的設置選項，如高位地址掩碼，SDRAM狀態(tài)機的行列地址選擇，以及GPCM狀態(tài)機的插入等待周期等。由上可見，通過配置內存控制器中每個存儲體片選對應的基地址寄存器BR和選項寄存器OR，可以設置外部存儲體的具體狀態(tài)控制機以及相應的j1二作模式。需要注意的是，存儲控制器的狀態(tài)機制和存儲體之間沒有確定對應的關系，每一個狀態(tài)機控制機都可以對應于12個存儲體的任何一個，多個存儲體也可以設置為同一的狀態(tài)控制機。

　　當系統(tǒng)訪問相應的存儲體時，首先比較訪問地址和各個BR寄存器中BA位設置的高17位地址，當所訪問的地址和某一寄存器中地址相匹配時，表明該訪問的空間位于該存儲體地址空間范圍，此時系統(tǒng)通過片選信號片選該存儲體，該存儲體對應的狀態(tài)機獲得總線訪問外部信號控制權，系統(tǒng)就可以對該存儲體進行訪問。

　　4 硬件系統(tǒng)信號完整性分析

　　信號完整性是指信號線上信號的質量。高速電路的傳輸線效應會導致信號完整性下降，會出現(xiàn)數(shù)據(jù)丟失以及判斷出錯等問題，因此信號完整性分析便成為了高速電路設計和仿真的關鍵。在高速電路設計中，信號完整性并不是由單一原因引起的，而是板級設計中多種因素共同作用的結果。常見的信號完整性問題包括反射、振鈴、地彈、串擾等。振鈴和地彈實際上都屬于信號完整性問題中的單信號線現(xiàn)象，而串擾則是由于電路上兩條信號線與地平面引起地。

　　下面通過sDRAM內存模塊部分信號完整性分析為例，描述整個硬件電路的信號完整性仿真分析過程。圖6為內存模塊電路中的數(shù)據(jù)線信號DATA0未做任何優(yōu)化措施時的反射信號仿真圖。

　　DATA0是MPC8280 u1直接和內存芯片u2相連的數(shù)據(jù)線，由圖6可知，不論是該信號的驅動端u1―19，還是負載端U2―12，在該傳輸信號線上都有嚴重的反射現(xiàn)象。采用終端匹配措施后信號分析見圖7。

　　仿真器提供8種終端適配電阻的仿真效果波形，通過比較分析波形可以得出，當適配電阻R一172.2 Ω時，此時信號的反射達到最小，信號完整性最好。采用此電阻對DATA0信號連線進行終端適配端接以后，信號的反射明顯減小，尤其是在消除抖動，低電平方面得到很大改善，從而DATAO信號完整性得到保證。其他的內存訪問各個信號的反射分析與優(yōu)化也與這類似。

　　5 結 語

　　ATM反向復用通過把多個物理通信接口(通常為E1接口)綁定為一個邏輯接口，從而突破單個物理接口的速率限制，根據(jù)實際需要配置接口速率，以獲得業(yè)務所需要的接口帶寬。在此設計了針對IMA E1傳輸?shù)臄?shù)據(jù)采集系統(tǒng)，重點介紹基于MPC8280的數(shù)據(jù)采集系統(tǒng)硬件設計過程。該系統(tǒng)最后通過與軟件聯(lián)調，能夠實現(xiàn)多幀AAL2和AAL5數(shù)據(jù)的發(fā)送和接收，達到了IMA E1數(shù)據(jù)采集的目的。