從無(wú)到有，做好一顆芯片要幾步？
發(fā)布人：旺材芯片
時(shí)間：2022-05-24
來(lái)源：工程師
發(fā)布文章
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
來(lái)源：半導(dǎo)體行業(yè)觀察
把大象放進(jìn)冰箱需要幾步？3步, 打開(kāi)冰箱門(mén),放入大象,最后關(guān)門(mén)。那做好一顆芯片又需要幾步？也是3步，設(shè)計(jì)芯片、制造芯片，最后封測(cè)芯片。然而，做芯片真的就這么簡(jiǎn)單嗎？顯然不是。前不久，一篇《一個(gè)億的融資在一家芯片初創(chuàng)公司可以燒多久》文章刷屏了眾多人的朋友圈，文中有這么一句話，“一個(gè)億燒完的時(shí)候，其實(shí)很多公司連芯片的影兒都沒(méi)見(jiàn)著，有模有樣的demo可能都沒(méi)搞出來(lái)?！?/span>
是的，一個(gè)億或許能買(mǎi)湯臣一品一套房，但卻不一定能支撐一顆芯片從設(shè)計(jì)到量產(chǎn)出貨。而這也只是針對(duì)那些采用成熟工藝的芯片，對(duì)于先進(jìn)工藝的芯片來(lái)說(shuō)，所耗資金更是貴的讓人直咂舌，5nm芯片僅設(shè)計(jì)成本就已經(jīng)高達(dá)4.76億美元。
今天筆者就來(lái)科普下，從無(wú)到有做好一顆芯片到底需要多少步驟，為何如此“吞金”？
芯片設(shè)計(jì)
很多人會(huì)把制造芯片的過(guò)程比喻成建設(shè)大樓，那么第一步也是最重要的一步是什么呢？當(dāng)然就是大樓也就是芯片的設(shè)計(jì)圖。換句話說(shuō)，芯片設(shè)計(jì)是做好一顆芯片的基礎(chǔ)，哪怕下游的制造、封測(cè)能力強(qiáng)無(wú)敵，沒(méi)有設(shè)計(jì)圖都白搭。
作為世界上最細(xì)微、也是最宏大的工程之一，芯片設(shè)計(jì)絕不是在電腦上畫(huà)畫(huà)圖這么簡(jiǎn)單。一般來(lái)說(shuō)，芯片設(shè)計(jì)階段可分為規(guī)格定義、系統(tǒng)級(jí)設(shè)計(jì)、前端設(shè)計(jì)和后端設(shè)計(jì)4大過(guò)程。
1
規(guī)格定義
規(guī)格定義就是工程師在芯片設(shè)計(jì)之初，做好芯片需求分析，確定芯片的成本控制在什么水平、目的以及效能為何，完成產(chǎn)品規(guī)格定義，以確定設(shè)計(jì)的整體方向。然后察看需要符合的協(xié)定，否則芯片將無(wú)法和市面上的產(chǎn)品相容，也無(wú)法與其他設(shè)備連線。最后確立芯片的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間連結(jié)的方法，如此便完成規(guī)格的制定。芯片規(guī)格定義的目的就在于確保設(shè)計(jì)出來(lái)的芯片不會(huì)有任何差錯(cuò)。
2
系統(tǒng)級(jí)設(shè)計(jì)
由于芯片設(shè)計(jì)要綜合考量芯片的系統(tǒng)交互、功能、成本、功耗、性能、安全及可維可測(cè)等要素，所以工程師需要基于前期的規(guī)格定義，制定設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)設(shè)計(jì)，劃分模塊功能，明確芯片架構(gòu)、業(yè)務(wù)模塊、供電等系統(tǒng)級(jí)設(shè)計(jì)，例如CPU、GPU、NPU、RAM、聯(lián)接、接口等。
3
前端設(shè)計(jì)
芯片前端設(shè)計(jì)也成為邏輯設(shè)計(jì)，可以說(shuō)是整個(gè)芯片設(shè)計(jì)階段的靈魂所在，真正實(shí)現(xiàn)了芯片的從無(wú)到有的過(guò)程，因此芯片前端設(shè)計(jì)工程師也成為了整個(gè)行業(yè)最緊俏的人才類(lèi)型，薪酬自然也水漲船高，當(dāng)然這些都是題外話了。那么前端設(shè)計(jì)工作主要包括了什么？
前端設(shè)計(jì)就是工程師根據(jù)系統(tǒng)設(shè)計(jì)確定的方案，針對(duì)各模塊開(kāi)展具體的電路設(shè)計(jì)，使用Verilog或VHDL代碼（硬件描述語(yǔ)言），對(duì)具體的電路實(shí)現(xiàn)進(jìn)行RTL（Register Transfer Level）級(jí)別的代碼描述。簡(jiǎn)單地說(shuō)，就是將模塊功能以代碼來(lái)描述實(shí)現(xiàn)，也就是將實(shí)際的硬件電路功能通過(guò)HDL語(yǔ)言描述出來(lái)，形成RTL代碼。而代碼背后對(duì)應(yīng)的是電路，因此前端設(shè)計(jì)工程師在寫(xiě)代碼時(shí)，需要知道代碼后面會(huì)變成什么樣的電路。
代碼生成后就需要仿真驗(yàn)證，嚴(yán)格按照已制定的規(guī)格標(biāo)準(zhǔn)，通過(guò)仿真驗(yàn)證來(lái)反復(fù)檢驗(yàn)代碼設(shè)計(jì)的正確性。驗(yàn)證是芯片設(shè)計(jì)中最為耗時(shí)耗力的工序，ARM 技術(shù)白皮書(shū)統(tǒng)計(jì)，一個(gè)項(xiàng)目 40% 的資源都用在了驗(yàn)證階段。
驗(yàn)證完成之后需要進(jìn)行邏輯綜合，用 EDA 工具把寄存器傳輸級(jí)設(shè)計(jì) RTL 描述變網(wǎng)表（Netlist），以確保電路在面積、時(shí)序等目標(biāo)參數(shù)上達(dá)到標(biāo)準(zhǔn)。然后再進(jìn)行靜態(tài)時(shí)序分析，套用特定的時(shí)序模型，針對(duì)特定電路分析其是否違反設(shè)計(jì)者給定的時(shí)序限制。
前端設(shè)計(jì)的過(guò)程并不是一蹴而就的，需要工程師反復(fù)綜合、驗(yàn)證，各種設(shè)計(jì)規(guī)則檢查，既要確保設(shè)計(jì)的正確性，又要保證設(shè)計(jì)的布局布線可行且優(yōu)化。
4
后端設(shè)計(jì)
后端設(shè)計(jì)是前端設(shè)計(jì)的實(shí)現(xiàn)，具體來(lái)說(shuō)，就是將邏輯綜合轉(zhuǎn)換成的物理網(wǎng)表，再轉(zhuǎn)換成制造工廠可以用來(lái)制造光罩的圖形文件。
最先要做的就是DFT（Design For Test），即可測(cè)性設(shè)計(jì)，芯片內(nèi)部往往都自帶測(cè)試電路，需要預(yù)先規(guī)劃并插入各種用于芯片測(cè)試的邏輯電路。
其次是布局規(guī)劃，放置芯片的宏單元模塊，在總體上確定各種功能電路的擺放位置，如IP模塊，RAM，I/O引腳等，芯片的面積、時(shí)序收斂、穩(wěn)定性、走線難易等都會(huì)受道布局規(guī)劃的影響。
蘋(píng)果 A11 布局規(guī)劃然后是進(jìn)行時(shí)鐘樹(shù)綜合，也就是時(shí)鐘的布線，把各個(gè)元器件連接起來(lái)。由于時(shí)鐘信號(hào)在數(shù)字芯片起到全局指揮的作用，對(duì)稱(chēng)式的連到各個(gè)寄存器單元，從而使時(shí)鐘從同一個(gè)時(shí)鐘源到達(dá)各個(gè)寄存器時(shí)，時(shí)鐘延遲差異最小，因此往往需要單獨(dú)布線。
時(shí)鐘布線之后進(jìn)行普通信號(hào)布線，包括各種標(biāo)準(zhǔn)單元（基本邏輯門(mén)電路）之間的走線；提取寄生參數(shù)，進(jìn)行再次的分析驗(yàn)證信號(hào)完整性問(wèn)題；最后，就是各種驗(yàn)證，并生成用于芯片生產(chǎn)的GDS版圖。
后端設(shè)計(jì)作為芯片生產(chǎn)前的最后一步，在實(shí)際設(shè)計(jì)中往往面臨著較多的挑戰(zhàn)和緊迫的工期，進(jìn)入納米時(shí)代后，隨著布局布線復(fù)雜度的增長(zhǎng)，其重要性也日漸凸顯。然而，對(duì)于部分中小型設(shè)計(jì)企業(yè)來(lái)說(shuō)，優(yōu)秀的后端設(shè)計(jì)團(tuán)隊(duì)和最小的資金支出，如同“魚(yú)”和“熊掌”不可兼得，培養(yǎng)完整的后端團(tuán)隊(duì)太過(guò)昂貴，會(huì)讓本就不富裕的資金雪上加霜，但倘若沒(méi)有后端設(shè)計(jì)，僅靠前端工程師代替，項(xiàng)目經(jīng)驗(yàn)的缺乏又可能會(huì)造成大量的重復(fù)工作，甚至影響芯片最終性能和功耗。在此背景下，如何在兩者之間找到最佳支點(diǎn)，讓資本支出獲得最高回報(bào)效率成為關(guān)鍵，而這個(gè)支點(diǎn)僅憑企業(yè)本身是難以實(shí)現(xiàn)的，需要專(zhuān)業(yè)團(tuán)隊(duì)的加持。
事實(shí)上，很多芯片企業(yè)都選擇將后端設(shè)計(jì)交給芯片設(shè)計(jì)服務(wù)公司。是的，這里出現(xiàn)了另一種產(chǎn)業(yè)鏈分工，芯片設(shè)計(jì)服務(wù)公司，既不屬于芯片設(shè)計(jì)企業(yè)，也不屬于下文中的晶圓制造企業(yè)，但卻是芯片產(chǎn)業(yè)發(fā)展洪流下的必然產(chǎn)物，在芯片設(shè)計(jì)公司和晶圓廠之間架起重要的橋梁，像如今大家耳熟能詳?shù)膭?chuàng)意電子、芯原股份、摩爾精英、智原科技、燦芯半導(dǎo)體等都屬于芯片設(shè)計(jì)服務(wù)企業(yè)。
可以說(shuō)，芯片設(shè)計(jì)服務(wù)在芯片產(chǎn)業(yè)鏈中起著芯片設(shè)計(jì)代工中心的作用，對(duì)于芯片設(shè)計(jì)企業(yè)，尤其是初創(chuàng)型設(shè)計(jì)企業(yè)有著極大的價(jià)值，而他們完善的后端設(shè)計(jì)服務(wù)更是其中重要價(jià)值之一。一般來(lái)說(shuō)，芯片設(shè)計(jì)服務(wù)公司在后端設(shè)計(jì)方面都具有豐富的經(jīng)驗(yàn)，例如創(chuàng)意電子作為一家全流程定制化IC設(shè)計(jì)服務(wù)公司，其在數(shù)字后端（DFT、STA、APR）方面也是十分專(zhuān)業(yè)，可以提供周延的DFT服務(wù)。摩爾精英是國(guó)內(nèi)領(lǐng)先的一站式芯片設(shè)計(jì)和供應(yīng)鏈服務(wù)平臺(tái)，致力于“讓中國(guó)沒(méi)有難做的芯片”；在芯片設(shè)計(jì)服務(wù)領(lǐng)域，摩爾精英提供ASIC設(shè)計(jì)和Turnkey解決方案，其穩(wěn)定的后端設(shè)計(jì)團(tuán)隊(duì)，在SoC設(shè)計(jì)和項(xiàng)目管理方面擁有豐富經(jīng)驗(yàn)，可以提供面向先進(jìn)工藝節(jié)點(diǎn)的數(shù)字后端設(shè)計(jì)。而燦芯半導(dǎo)體業(yè)務(wù)雖主要包括IP和芯片定制服務(wù)，但其芯片定制服務(wù)也是涵蓋前端到后端，實(shí)力也不容小覷。
隨著摩爾定律不斷發(fā)展，加之微型化、集成化的發(fā)展趨勢(shì)，后端設(shè)計(jì)也變得越來(lái)越復(fù)雜、越來(lái)越重要，不同于那些財(cái)大氣粗的系統(tǒng)廠商和互聯(lián)網(wǎng)企業(yè)，初創(chuàng)型芯片企業(yè)更要懂得如何“輕裝上陣”，以盡可能低的風(fēng)險(xiǎn)和成本快速將芯片推向市場(chǎng)。
芯片制造
芯片制造是將芯片從圖紙變成實(shí)物的關(guān)鍵一步，但在芯片量產(chǎn)之前還有個(gè)重要步驟就是流片，也就是人們常說(shuō)的試生產(chǎn)。
流片之于芯片開(kāi)發(fā)者，相當(dāng)于考試之于學(xué)生，學(xué)生“聞考變色”，芯片開(kāi)發(fā)者“聞流片變色”。究其原因在于，流片失敗的代價(jià)太過(guò)嚴(yán)重，一次流片失敗往往意味著幾百萬(wàn)甚至上千萬(wàn)的損失以及至少半年市場(chǎng)機(jī)遇的錯(cuò)失。不少初創(chuàng)型芯片企業(yè)就因流片失敗而消失在茫茫芯片產(chǎn)業(yè)長(zhǎng)河里。而造成流片失敗的原因也是千奇百怪，可能只是VDD和GND裝反了，也可能是wet clean配錯(cuò)了液，總之任何一個(gè)小疏忽都可能導(dǎo)致流片失敗。
言歸正傳，那芯片制造到底又有多少步驟，為啥能讓企業(yè)“聞流片變色”？據(jù)了解，一條芯片生產(chǎn)線大約涉及2000-5000道工序，筆者可能無(wú)法面面俱到得全部介紹，因此只能介紹一些關(guān)鍵步驟。
從大方面來(lái)講，晶圓生產(chǎn)包括晶棒制造和晶片制造兩大步驟，再加上晶圓針測(cè)工序，統(tǒng)稱(chēng)為晶圓制造前道工藝，而下文中即將介紹的封裝和測(cè)試則稱(chēng)為晶圓制造后道工藝。
1.提純：沙子/石英經(jīng)過(guò)脫氧提純以后的得到含硅量25％的二氧化硅，再經(jīng)由電弧爐提煉，鹽酸氯化，并蒸餾后，得到純度高達(dá)99%以上的晶體硅。
2.晶棒制造：晶體硅經(jīng)過(guò)高溫熔化，采用旋轉(zhuǎn)拉伸的方法，經(jīng)過(guò)頸部成長(zhǎng)、晶冠成長(zhǎng)、晶體成長(zhǎng)、尾部成長(zhǎng)，得到一根完整的晶棒。
3.切片：將晶棒橫向，采用環(huán)狀、其內(nèi)徑邊緣鑲嵌有鉆石顆粒的薄片鋸片切成厚度基本一致的晶圓片。
4.打磨拋光：對(duì)晶圓外觀進(jìn)行打磨拋光，去掉切割時(shí)在晶圓表面產(chǎn)生的鋸痕和破損，使晶片表面達(dá)到所要求的光潔度。
5.氧化：其表面進(jìn)行氧化及化學(xué)氣相沉積，一是可做后期工藝的輔助層，二是協(xié)助隔離電學(xué)器件，防止短路。
6.光刻和刻蝕：在氧化后的晶圓表面旋涂一層光刻膠，隨后對(duì)其進(jìn)行曝光，再通過(guò)顯影把電路圖顯現(xiàn)出來(lái)。再用化學(xué)反應(yīng)或用等離子體轟擊晶圓表面，實(shí)現(xiàn)電路圖形的轉(zhuǎn)移。
7.離子注入、退火：把雜質(zhì)離子轟入半導(dǎo)體晶格，再將離子注入后的半導(dǎo)體放在一定溫度下加熱，從而激活半導(dǎo)體材料的不同電學(xué)性能。
8.氣相沉積、電鍍：氣相沉積用于形成各種金屬層以及絕緣層，電鍍專(zhuān)用于生長(zhǎng)銅連線金屬層。
9.化學(xué)機(jī)械研磨：用化學(xué)腐蝕和機(jī)械研磨相結(jié)合的方式進(jìn)行磨拋。
10.最終在晶圓上完成數(shù)層電路及元件加工與制作。
11.晶圓針測(cè)工序：用針測(cè)儀對(duì)每個(gè)晶粒檢測(cè)其電氣特性，舍棄不合格晶粒。
芯片封測(cè)
封測(cè)就是上述提到的晶圓制造后道工藝中的封裝和測(cè)試，其中封裝是指將通過(guò)測(cè)試的晶圓加工得到芯片的過(guò)程，測(cè)試是檢測(cè)不良芯片，包括封裝前的晶圓測(cè)試和成品測(cè)試。
作為芯片生產(chǎn)前的最后一公里，封測(cè)對(duì)于芯片成品來(lái)說(shuō)也是至關(guān)重要的一步。封裝可以對(duì)芯片起到保護(hù)、支撐、連接、散熱、可靠性等作用，而測(cè)試可以保證芯片質(zhì)量，甚至提升出貨質(zhì)量，避免瑕疵芯片的流出。具體來(lái)看，封測(cè)步驟主要分為：
1.背面減?。?/strong>對(duì)晶圓進(jìn)行背面減薄，達(dá)到封裝需要的厚度。
2.晶圓切割：將晶圓切割成一個(gè)個(gè)獨(dú)立的Dice，再對(duì)Dice進(jìn)行清洗。
3.光檢查：檢查是否出現(xiàn)廢品。
4.芯片粘接：芯片粘接，銀漿固化（防止氧化），引線焊接。
5.注塑：防止外部沖擊，用EMC（塑封料）把產(chǎn)品封裝起來(lái)，同時(shí)加熱硬化。
6.激光打字：在產(chǎn)品上刻上生產(chǎn)日期、批次等內(nèi)容。
7.高溫固化：保護(hù)IC內(nèi)部結(jié)構(gòu)，消除內(nèi)部應(yīng)力。
8.去溢料：修剪邊角。
9.電鍍：提高導(dǎo)電性能，增強(qiáng)可焊接性。
10.切片成型檢查廢品。
11.芯片測(cè)試：分為一般測(cè)試和特殊測(cè)試，一般測(cè)試是測(cè)試芯片的電氣特性，依其電氣特性劃分為不同等級(jí)。而特殊測(cè)試則是有針對(duì)性的專(zhuān)門(mén)測(cè)試，看是否能滿足客戶的特殊需求。
12.測(cè)試合格的產(chǎn)品貼上規(guī)格、型號(hào)及出廠日期等標(biāo)識(shí)的標(biāo)簽并加以包裝后即可出廠。
寫(xiě)在最后
芯片制造是名副其實(shí)的燒錢(qián)產(chǎn)業(yè)，想要一顆芯片真正實(shí)現(xiàn)量產(chǎn)，上述的每一步步驟都是關(guān)鍵。而對(duì)于人、錢(qián)、資源什么都缺的初創(chuàng)型企業(yè)來(lái)說(shuō)，不說(shuō)IDM模式，僅芯片設(shè)計(jì)階段的4大過(guò)程都難以均培養(yǎng)出一支專(zhuān)業(yè)的隊(duì)伍，正如《一個(gè)億的融資在一家芯片初創(chuàng)公司可以燒多久》提到的，很多創(chuàng)始人白天開(kāi)會(huì)，管理，拉融資，晚上還要回公司一線做技術(shù)。
沒(méi)有一家初創(chuàng)型企業(yè)的成功是一帆風(fēng)順的，他們所面臨的壓力是常人難以想象的，同時(shí)也是瞬息萬(wàn)變的，曲折是必然的，但如何繞最少的彎路走向成功卻可控的，關(guān)鍵就是要找到最適合自身的解決途徑，這也是當(dāng)前眾多芯片初創(chuàng)企業(yè)為之所努力的方向。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。
