沒有驗(yàn)證EDA工具，芯片設(shè)計(jì)則寸步難行。作者 | ZeR0
編輯 | 漠影
“你驗(yàn)完了沒有？”“芯片還存不存在bug？”這是芯片驗(yàn)證團(tuán)隊(duì)經(jīng)常直面的兩個(gè)靈魂問題，這樣的問題，實(shí)際上也是對EDA驗(yàn)證能力的拷問。5月10日，在南京EDA公司芯華章舉辦的研討會上，多位芯片資深從業(yè)者對驗(yàn)證EDA的痛點(diǎn)和破局之徑進(jìn)行了深入交流。中興微電子有線系統(tǒng)部部長賀志強(qiáng)談道，隨著集成電路規(guī)模、復(fù)雜度提升，芯片的“一版成功”已是最低要求。芯片驗(yàn)證不僅要質(zhì)量，還要在有挑戰(zhàn)的時(shí)間窗內(nèi)完成。市場競爭加劇，正進(jìn)一步壓縮芯片研發(fā)周期。燧原科技資深架構(gòu)師鮑敏祺對此感受深刻，以前做大芯片流片大約需要一年半，現(xiàn)在則可能得縮短至一年。也就是說，芯片工程師要在更短時(shí)間內(nèi)，做更多門級的驗(yàn)證工作。芯片規(guī)模變大后，整個(gè)驗(yàn)證亦從單點(diǎn)功能升級到整個(gè)系統(tǒng)級、場景級的需求。這些挑戰(zhàn)，正推動(dòng)著驗(yàn)證EDA工具加速進(jìn)化。EDA（電子設(shè)計(jì)自動(dòng)化）軟件被譽(yù)為“芯片之母”，是整個(gè)集成電路產(chǎn)業(yè)鏈“金字塔尖”般的存在。芯片工程師正是借助EDA工具，才得以完成單芯片集成了千億顆晶體管的復(fù)雜電路設(shè)計(jì)。“沒有好的EDA軟件，我們不可能制造出好的芯片?！焙戏适形㈦娮友芯吭涸洪L陳軍寧說。EDA工具的使用，能極大避免芯片電路設(shè)計(jì)和布局的錯(cuò)誤，而高成功率，便意味著更少的損失。芯片流片費(fèi)用高到驚人——低端芯片流片一次花費(fèi)數(shù)十萬元，先進(jìn)制程更是上億。對于一些中小企業(yè)來說，如果流片失敗兩三次，它們就可能面臨破產(chǎn)。這要求芯片驗(yàn)證環(huán)節(jié)，必須萬無一失。但在賀志強(qiáng)看來，如何度量質(zhì)量與效率，仍要打一個(gè)問號。其中既有主觀的數(shù)據(jù)，又有客觀的數(shù)據(jù)，在各種數(shù)據(jù)之間如何佐證不同的流程、不同的方法，不同的工具之間又如何關(guān)聯(lián)，這是留給驗(yàn)證的問題，亦是給EDA廠商的問題。EDA集體面對的挑戰(zhàn)，也是國產(chǎn)EDA企業(yè)突圍的機(jī)會所在。本文福利：全球EDA行業(yè)呈現(xiàn)寡頭壟斷趨勢，國產(chǎn)EDA工具市占率較低，個(gè)別點(diǎn)工具成為未來突破口。推薦精品研報(bào)《EDA深度報(bào)告：半導(dǎo)體賦能基石，國產(chǎn)突圍勢在必行》，可在公眾號聊天欄回復(fù)關(guān)鍵詞【芯東西261】獲取。
01.國產(chǎn)EDA風(fēng)起：起點(diǎn)高、包袱輕、貼近客戶
國內(nèi)外動(dòng)蕩的貿(mào)易背景，加速了國內(nèi)芯片產(chǎn)業(yè)對國產(chǎn)EDA的迫切需求。盡管國際三巨頭占據(jù)了主要的EDA市場，但隨著技術(shù)的飛躍發(fā)展，創(chuàng)新產(chǎn)品和新興初創(chuàng)公司仍不斷涌現(xiàn)，國產(chǎn)EDA企業(yè)正面對一個(gè)前所未有的市場機(jī)遇。據(jù)中國半導(dǎo)體行業(yè)協(xié)會（CSIA）統(tǒng)計(jì)，2020年中國EDA行業(yè)市場規(guī)模約93.1億元，同比增長27.7%，其中我國本土EDA工具市場份額約為12%。 
▲2015-2025年中國EDA行業(yè)市場規(guī)模統(tǒng)計(jì)及預(yù)測（圖源：概倫電子IPO文件，數(shù)據(jù)來源：CSIA）
合肥市微電子研究院院長陳軍寧談道，國內(nèi)EDA公司在全流程工具方面與國際巨頭差距尚存，但在許多點(diǎn)工具方面已與國際水平相當(dāng)，甚至領(lǐng)先于國際水平。“國產(chǎn)EDA公司擁有高技術(shù)起點(diǎn)和貼近本地市場的優(yōu)勢，能夠基于客戶的痛點(diǎn)進(jìn)行開發(fā)，將經(jīng)驗(yàn)與解決方案集成到工具當(dāng)中?！敝信d微電子有線系統(tǒng)部部長賀志強(qiáng)分析說。起步較晚，使得國產(chǎn)EDA缺乏長期的技術(shù)、生態(tài)積累及工程經(jīng)驗(yàn)，卻也帶來“包袱較輕”的優(yōu)勢，因而得以輕裝上陣，去破解一些傳統(tǒng)EDA難解的問題。其中，能檢測芯片各項(xiàng)指標(biāo)、及時(shí)發(fā)現(xiàn)缺陷的驗(yàn)證環(huán)節(jié)，儼然是EDA亟待優(yōu)化的重點(diǎn)方向之一。在陳軍寧看來，下一代EDA工具的挑戰(zhàn)主要來自三方面：（1）新工藝節(jié)點(diǎn)不斷涌現(xiàn)，帶來物理驗(yàn)證和可測性設(shè)計(jì)方面的挑戰(zhàn)；（2）不斷攀升的設(shè)計(jì)規(guī)模，導(dǎo)致高階綜合功能驗(yàn)證和物理驗(yàn)證等運(yùn)行時(shí)長更長；（3）從片上系統(tǒng)到系統(tǒng)對接帶來的設(shè)計(jì)方法學(xué)和驗(yàn)證方法學(xué)的革命性變化。與此同時(shí)，人工智能、5G通信、智能汽車等新應(yīng)用領(lǐng)域正快速發(fā)展，對芯片性能的要求越來越高，功耗、成本的要求趨于分化，導(dǎo)致芯片設(shè)計(jì)驗(yàn)證的成本隨之急劇上升。而復(fù)雜且費(fèi)時(shí)費(fèi)力的調(diào)試工程，又是關(guān)鍵驗(yàn)證工作的重中之重。
02.無法替代的調(diào)試工作
在典型的芯片設(shè)計(jì)過程，驗(yàn)證占據(jù)了約70%的工作量，其中的調(diào)試（debug）就占了40%。驗(yàn)證包含的原型驗(yàn)證、硬件仿真、軟件仿真、形式驗(yàn)證等環(huán)節(jié)都需要調(diào)試。調(diào)試在其中穿針引線、綜合資料，然后加以分析，進(jìn)而達(dá)到有效的診斷。“在整個(gè)設(shè)計(jì)驗(yàn)證的流程中，debug是不可欠缺、無法替代的。”芯華章科技研發(fā)副總裁林揚(yáng)淳記得，即便是非調(diào)試的場景，客戶也常常利用調(diào)試工具來檢視和理解整個(gè)設(shè)計(jì)。但據(jù)其調(diào)研，調(diào)試產(chǎn)品的供需存在著極大落差。原因有三。一是缺乏創(chuàng)新，人工智能、機(jī)器學(xué)習(xí)和云計(jì)算已是不可逆的趨勢，而市面上的產(chǎn)品卻甚少掌握，頂多只是“沾點(diǎn)皮毛”。二是資料的碎片化、凌亂甚至矛盾。點(diǎn)、步驟之間常常需要轉(zhuǎn)換，不僅耗時(shí)，更容易出錯(cuò)?！霸斐扇绱爽F(xiàn)象最根本的原因，就是缺乏整體性的規(guī)劃，僅憑商業(yè)并購，將不同公司的工具拼湊在一起造成的?！绷謸P(yáng)淳強(qiáng)調(diào)。兼容性會直接影響芯片工程師的體驗(yàn)，這是驗(yàn)證過程中經(jīng)常遇到的問題。中興微電子有線系統(tǒng)部部長賀志強(qiáng)對此進(jìn)一步拆解，它既包括不同EDA廠商的工具的兼容性，也包括同一家廠商工具的不同驗(yàn)證手段的兼容性。后者相對來說沒有太高的技術(shù)壁壘，但前者很難做到統(tǒng)一。三是設(shè)計(jì)日新月異，規(guī)模和復(fù)雜度不斷增加，對調(diào)試產(chǎn)品的性能要求也不斷提高。好的調(diào)試系統(tǒng)，不僅能確保項(xiàng)目的成功，更可以有效提高SoC芯片的設(shè)計(jì)和驗(yàn)證效率，降低芯片設(shè)計(jì)成本，這將對芯片工程師大有裨益。
03.走向下一代設(shè)計(jì)驗(yàn)證工具
為了適應(yīng)接踵而至的挑戰(zhàn)，陳軍寧認(rèn)為下一代EDA設(shè)計(jì)驗(yàn)證工具會呈現(xiàn)兩大趨勢：智能化與上云。EDA智能化，涉及廣義上一切減少人力投入的改進(jìn)，包括高度并行化的EDA計(jì)算、求解空間探索、設(shè)計(jì)自動(dòng)化、數(shù)據(jù)模型化及機(jī)器學(xué)習(xí)等。新一代EDA將大幅減少芯片架構(gòu)探索、設(shè)計(jì)驗(yàn)證布局布線等工作中的人力占比，把設(shè)計(jì)經(jīng)驗(yàn)和數(shù)據(jù)吸收到EDA工具中，形成智能化的EDA設(shè)計(jì)。另一個(gè)趨勢是上云。隨著芯片設(shè)計(jì)復(fù)雜度提升，芯片設(shè)計(jì)公司將面臨計(jì)算資源需求激增、EDA峰值性能需求難以滿足、工藝數(shù)據(jù)遷移耗費(fèi)成本巨大、多項(xiàng)目并行發(fā)生的資源搶奪以及辦公地點(diǎn)限制帶來的效率影響等問題，進(jìn)而影響芯片研發(fā)周期及成本。芯片設(shè)計(jì)如能上云，則可以平滑多項(xiàng)目并行帶來的資源搶奪問題，降低EDA購買成本和維護(hù)費(fèi)用，保障企業(yè)研發(fā)生產(chǎn)效率，擺脫物理環(huán)境束縛，并有助于支持EDA在教育領(lǐng)域的應(yīng)用。 當(dāng)前，云平臺的模式還在探索和發(fā)展的初期，它不是簡單地將現(xiàn)有EDA放到云計(jì)算平臺上，而需采用適合于云平臺的EDA軟件架構(gòu)、高可靠的安全保證，并要解決其付費(fèi)模式和使用模式的創(chuàng)新問題?，F(xiàn)在已經(jīng)有混合云、全云等靈活的方式，來滿足芯片設(shè)計(jì)公司的各種需求。電子科技大學(xué)電子科學(xué)與工程學(xué)院副教授黃樂天一直在做大規(guī)模系統(tǒng)級集成電路設(shè)計(jì)，他重點(diǎn)提到要增強(qiáng)EDA工具間的融合問題：首先是加強(qiáng)軟件提前介入驗(yàn)證的能力，在早期提供方便的虛擬原型驗(yàn)證環(huán)境，使得芯片設(shè)計(jì)之初即可實(shí)現(xiàn)對整體功能進(jìn)行全面驗(yàn)證?！澳壳皝砜矗摂M原型的驗(yàn)證環(huán)境各家做的都還不夠好，設(shè)計(jì)方法推廣的也還不夠多?！秉S樂天說。其次是在虛擬原型驗(yàn)證的基礎(chǔ)上，找到能快速驗(yàn)證大規(guī)模設(shè)計(jì)的方法學(xué)，尤其要加強(qiáng)驗(yàn)證各IP間、各子系統(tǒng)間交互設(shè)計(jì)的一些方法，并加強(qiáng)芯片設(shè)計(jì)和其他外圍系統(tǒng)的一些交互驗(yàn)證。他希望將仿真、形式化驗(yàn)證、原型驗(yàn)證、調(diào)試工具等形成一個(gè)完整的整體平臺，或是成系列的一個(gè)整體驗(yàn)證方法學(xué)，將各環(huán)節(jié)的驗(yàn)證有機(jī)協(xié)同，相互補(bǔ)充，來極大減少驗(yàn)證的投入。更進(jìn)一步來說，以Chiplet為代表的新一代集成電路的設(shè)計(jì)方法學(xué)正在迭代，其設(shè)計(jì)空間又增加了一個(gè)新維度，隨著設(shè)計(jì)規(guī)模越來越大，軟件結(jié)合更為緊密，新的驗(yàn)證方法學(xué)或驗(yàn)證EDA工具還有很大的改進(jìn)和整合空間。
04.多重創(chuàng)新技術(shù)加持芯華章的驗(yàn)證調(diào)試秘招
針對驗(yàn)證調(diào)試方面的挑戰(zhàn)，一些國產(chǎn)EDA企業(yè)正為此付諸努力。2020年3月創(chuàng)立的芯華章便是其中的代表之一。過去兩年，芯華章已發(fā)布仿真驗(yàn)證、形式驗(yàn)證、場景驗(yàn)證、FPGA原型驗(yàn)證系統(tǒng)等產(chǎn)品。芯華章科技研發(fā)副總裁林揚(yáng)淳也分享了他們的解題思路：其昭曉Fusion Debug是一款基于創(chuàng)新架構(gòu)的數(shù)字驗(yàn)證調(diào)試系統(tǒng)，有創(chuàng)新性、易用性、高性能等特點(diǎn)，提供快速代碼解析、波形查看、設(shè)計(jì)原理圖探索、覆蓋率數(shù)據(jù)分析等多種先進(jìn)技術(shù)，能夠幫助工程師簡化調(diào)試任務(wù)，提高設(shè)計(jì)和驗(yàn)證的效率。除了獨(dú)立使用外，該系統(tǒng)還可以配合芯華章智V驗(yàn)證平臺的所有產(chǎn)品混合使用。它也提供了豐富、可編程的數(shù)據(jù)接口，以供用戶針對不同調(diào)試場景的多樣化需求進(jìn)行定制化。據(jù)林揚(yáng)淳回憶，從一開始，芯華章就花心血致力于底層框架、基礎(chǔ)平臺的研發(fā)，尤其是精簡連貫一致，形成共同數(shù)據(jù)庫，其中包括XCDB/XNDB/XEDB/XCovDB。XCDB存儲了design HDL的信息，XNDB記錄了design analyst，XEDB壓縮存儲了信號波形，XCovDB則記錄了覆蓋率。相比于國際主流數(shù)字波形格式，昭曉Fusion Debug采用完全自研的高性能數(shù)字波形格式XEDB。該波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點(diǎn)，在實(shí)際測試中可帶來比國際主流數(shù)字波形格式超8倍的壓縮率。與其它商業(yè)波形格式相比，XEDB的讀寫速度快至3倍，并支持分布式架構(gòu)，能夠充分利用多臺機(jī)器的物理資源來提升整體系統(tǒng)的性能，實(shí)測中表現(xiàn)出的波形寫入速度可以比單機(jī)模式提高5倍以上。
▲Fusion Debug GUI界面
在提供完整調(diào)試解決方案的同時(shí)，昭曉Fusion Debug也支持統(tǒng)一且高性能的編譯，可供快速加載仿真結(jié)果和信號顯示，輕松進(jìn)行信號連接跟蹤和根本原因分析。根據(jù)實(shí)際項(xiàng)目數(shù)據(jù)，在完整的設(shè)計(jì)及原理圖模塊化加載中，昭曉Fusion Debug的速度比其他商用EDA工具快至5倍，能滿足大規(guī)模SoC設(shè)計(jì)調(diào)試的需求，大幅提高驗(yàn)證效率。林揚(yáng)淳談道，智能化是芯華章的優(yōu)勢之一。昭曉Fusion Debug便融合了先進(jìn)的機(jī)器學(xué)習(xí)框架，以解決當(dāng)前產(chǎn)業(yè)調(diào)試方案缺乏創(chuàng)新、數(shù)據(jù)庫碎片化及性能局限等多重挑戰(zhàn)，從而降低調(diào)試難度，進(jìn)一步優(yōu)化驗(yàn)證效率與操作體驗(yàn)。
05.結(jié)語：EDA后浪們，正走出自己的路
盡管曾錯(cuò)失歷史發(fā)展良機(jī)，如今伴隨著新興技術(shù)的成熟、利好政策的相繼落地以及資本熱錢的涌入，國產(chǎn)EDA企業(yè)正如雨后春筍般涌現(xiàn)。后摩爾時(shí)代愈發(fā)復(fù)雜的芯片設(shè)計(jì)，在給整個(gè)EDA產(chǎn)業(yè)提出新挑戰(zhàn)的同時(shí)，也敞開了技術(shù)迭代的新機(jī)會窗口。無論是解決各種EDA工具固有的頑疾、更迭設(shè)計(jì)方法學(xué)，還是引入機(jī)器學(xué)習(xí)、云計(jì)算等新技術(shù)，EDA企業(yè)們可以探索的創(chuàng)新方向正趨于豐富。從長遠(yuǎn)來看，國產(chǎn)EDA的發(fā)展，不應(yīng)僅滿足于成為“替代品”，更多要結(jié)合EDA多年的發(fā)展，在一些新的技術(shù)條件和需求上，抓住時(shí)間窗口。誠然，對于國產(chǎn)EDA企業(yè)而言，短期內(nèi)要比肩三大國際巨頭尚是一種奢望。但通過對點(diǎn)工具的鉆研，國產(chǎn)EDA企業(yè)已陸續(xù)輸出了一些成果。隨著其產(chǎn)品將從客戶側(cè)匯集的經(jīng)驗(yàn)沉淀到一代又一代的工具迭代中，這些后起之秀正走出自己的路。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請聯(lián)系工作人員刪除。
加入技術(shù)交流群
