讓芯片設(shè)計(jì)和堆積木一樣簡單，EDA2.0正走在正確的軌道上

集成電路產(chǎn)業(yè)正在經(jīng)歷一個(gè)技術(shù)進(jìn)步和創(chuàng)新浪潮的復(fù)興時(shí)期。人工智能（AI）、5G、自動(dòng)駕駛、大數(shù)據(jù)（Big Data）等新興領(lǐng)域技術(shù)的不斷發(fā)展給芯片設(shè)計(jì)帶來全新的挑戰(zhàn)：算力提升、功耗降低、上市周期加快、成本降低等等。

芯片設(shè)計(jì)是一個(gè)巨大且復(fù)雜的工程，包括數(shù)字與模擬電路設(shè)計(jì)、物理后端設(shè)計(jì)、封裝設(shè)計(jì)、可測性設(shè)計(jì)等。作為世界上最復(fù)雜精密的制造業(yè)，IC設(shè)計(jì)無疑是最頂端、技術(shù)密度含量最高的產(chǎn)業(yè)。

工欲善其事，必先利其器。在沒有誕生EDA（電子設(shè)計(jì)自動(dòng)化，Electronic Design Automation）工具前，開發(fā)者只能以人工畫圖的方式進(jìn)行電路設(shè)計(jì)。隨著IC不斷向高集成度、高速度、低功耗、高性能發(fā)展，沒有高可靠性的計(jì)算機(jī)輔助設(shè)計(jì)手段，完成包含上億晶體管的大規(guī)模集成電路設(shè)計(jì)是不可能的?？梢哉f有了EDA工具，才有了超大規(guī)模集成電路設(shè)計(jì)的可能。

EDA工具真正起步于1980年代，1983年誕生了第一個(gè)工作站平臺(tái)apollo；近40年的發(fā)展，EDA工具幾乎涵蓋了集成電路的方方面面，從硬件描述語言（Hardware Description Language，HDL）到邏輯仿真工具（Logic Simulation），從邏輯綜合（Logic Synthesis）到自動(dòng)布局布線系統(tǒng)（Auto Place & Route）；從物理設(shè)計(jì)規(guī)則檢查（design rule check/DRC & electrical rule check/ERC）到電路圖版圖比對(duì)（Layout versus Schematic，LVS）到芯片的制造測試。

隨著芯片集成度的提高和性能的多元化，設(shè)計(jì)要求變得越來越復(fù)雜，開發(fā)者拿到設(shè)計(jì)要求之后的工作便是將一個(gè)較為復(fù)雜的設(shè)計(jì)劃分成若干個(gè)模塊，比如一個(gè)負(fù)責(zé)存儲(chǔ)的模塊，一個(gè)負(fù)責(zé)分析數(shù)據(jù)的模塊……隨后，開發(fā)者開始設(shè)計(jì)每個(gè)模塊，通過硬件描述語言表達(dá)清楚每個(gè)模塊的設(shè)計(jì)邏輯，接下來的工作就交給了EDA工具。EDA所扮演的角色主要在于提供開發(fā)者工具，而其最重要的功能是縮短芯片設(shè)計(jì)的時(shí)間及制造的周期。

EDA能幫助客戶設(shè)計(jì)達(dá)到最優(yōu)化的PPA（Performance性能、Power功耗、Area面積）目標(biāo)，開發(fā)性能更高的終端產(chǎn)品，并進(jìn)一步減少設(shè)計(jì)迭代，縮短設(shè)計(jì)周期，加快上市速度。自2012年以來，人工智能處理能力的需求每3.5個(gè)月增長一倍。然而，隨著處理能力、性能、功耗和延遲方面的需求不斷增長，現(xiàn)有CPU和GPU處理器的能力逐漸達(dá)到極限。目前的EDA工具發(fā)展速度越來越跟不上芯片設(shè)計(jì)的規(guī)模和需求。

EDA2.0時(shí)代來臨

2021年6月9日，芯華章董事長兼CEO王禮賓受邀出席2021世界半導(dǎo)體大會(huì)（WSCE2021）并圍繞“EDA 2.0，面向未來的新技術(shù)與新生態(tài)”發(fā)表主題演講。王禮賓在演講中表示，回顧EDA的歷史我們可以發(fā)現(xiàn)，EDA技術(shù)的誕生是一個(gè)非常革命性的發(fā)展，到了2003年，集成電路設(shè)計(jì)基本定型為基于IP的模塊以及大規(guī)模RTL集群的設(shè)計(jì)方法。從2003年到如今的20年間，芯片的復(fù)雜度比前20年提高了數(shù)萬倍，成本提高了100倍，芯片工藝也已演進(jìn)到納米級(jí)別（7/5/3納米）。芯片設(shè)計(jì)和制造作為數(shù)字化時(shí)代的底層支撐，已經(jīng)成為全球很多重要行業(yè)的一個(gè)關(guān)鍵環(huán)節(jié)。他同時(shí)也指出，EDA 1.X面臨很多挑戰(zhàn)，包括應(yīng)用需求分析，驗(yàn)證工作復(fù)雜、IP復(fù)用價(jià)值沒有完全發(fā)揮、人才不足、開放性不夠和歷史包袱影響等。以歷史包袱為例，他指出EDA 1.x的工具是在二十多年的時(shí)間里漸進(jìn)式發(fā)展起來的，這決定了它還背負(fù)了過程中的兼容性要求、歷史代碼、遺留架構(gòu)等很多歷史包袱，因此迭代發(fā)展的速度很難跟上現(xiàn)在幾十倍增長的大型設(shè)計(jì)，同時(shí)原有軟件架構(gòu)難以充分利用好目前發(fā)展迅速的互聯(lián)網(wǎng)云平臺(tái)、異構(gòu)化的硬件設(shè)備。

和20年前相比，EDA開始和云計(jì)算、人工智能（AI）、機(jī)器學(xué)習(xí)（ML）等新技術(shù)結(jié)合，推動(dòng)EDA工具孕育新一輪的變革。

2017年，華美半導(dǎo)體協(xié)會(huì)（CASPA）年會(huì)期間，Cadence工程師David White分享了他關(guān)于EDA當(dāng)前所面臨三大挑戰(zhàn)：一是規(guī)模（Scale），隨著設(shè)計(jì)規(guī)模的不斷增加，規(guī)則/限制的增多，以及模擬仿真、提取、多邊形等帶來的龐大數(shù)據(jù)，EDA廠商需要獲得工藝文件；二是復(fù)雜性（Complexity），更復(fù)雜的FinFET工藝技術(shù)導(dǎo)致復(fù)雜的DRC/ERC效應(yīng)，而芯片和封裝/電路板之間的普遍交互成為常態(tài)，同時(shí)器件和電線之間的熱物理效應(yīng)也需要注意；三是生產(chǎn)力（Productivity），培訓(xùn)程度受限的設(shè)計(jì)人員和物理工程師會(huì)引入不確定性，造成多次設(shè)計(jì)迭代。

DAC2017大會(huì)上，Solido、Plunify、Platform-DA、Ansys等公司宣布在其產(chǎn)品中增加了機(jī)器學(xué)習(xí)能力。“War is 90% information. 信息在戰(zhàn)爭中起著90%以上的作用”。機(jī)器學(xué)習(xí)（ML）的采用可能需要良好的數(shù)據(jù)分析，因?yàn)樾枰鎸?duì)的數(shù)據(jù)量實(shí)在太大。對(duì)于大多數(shù)硬件產(chǎn)品而言，機(jī)器學(xué)習(xí)可以在終端（網(wǎng)關(guān)）執(zhí)行，也可以部署在云端。就EDA工具而言，如何實(shí)現(xiàn)取決于訓(xùn)練模型有多龐大，需要多么精確，以及是否需要多次迭代。

2020年12月2日，新思科技（Synopsys）官微發(fā)布《數(shù)字芯片設(shè)計(jì)EDA工具的2.0時(shí)代》文章。文章從數(shù)字前端邏輯綜合、數(shù)字后端布局布線和數(shù)字電路靜態(tài)時(shí)序分析的演進(jìn)，強(qiáng)調(diào)數(shù)字芯片設(shè)計(jì)技術(shù)融合的重要性，并指出融合技術(shù)使EDA工具進(jìn)入2.0時(shí)代，EDA需要變得更加AI化，具備AI特性的EDA工具將助力客戶設(shè)計(jì)出更好的芯片，并快速推向市場。

于是乎，2021年6月10日，芯華章發(fā)布《EDA 2.0白皮書》。EDA是芯片之母，支撐芯片的全流程設(shè)計(jì)。作為芯片設(shè)計(jì)的最上游、最高端的產(chǎn)業(yè)，芯華章EDA2.0白皮書的發(fā)布是業(yè)界首創(chuàng)。《EDA 2.0白皮書》明確下一代集成電路智能設(shè)計(jì)流程（EDA 2.0）目標(biāo)，基于開放的工具和行業(yè)生態(tài)，實(shí)現(xiàn)自動(dòng)化和智能化的芯片設(shè)計(jì)及驗(yàn)證流程，并提供專業(yè)的軟硬件平臺(tái)和靈活的服務(wù)，以支持任何有新型芯片應(yīng)用需求的客戶快速設(shè)計(jì)、制造和部署自己的芯片產(chǎn)品。

《EDA 2.0白皮書》開創(chuàng)性地提出平臺(tái)服務(wù)模式EDaaS （Electronic Design as a Service），該模式有助于推動(dòng)開放、標(biāo)準(zhǔn)化和統(tǒng)一的芯片設(shè)計(jì)智能化流程，促進(jìn)全新的芯片設(shè)計(jì)合作生態(tài)，以技術(shù)變革加速芯片創(chuàng)新效率，滿足數(shù)字世界中系統(tǒng)應(yīng)用對(duì)芯片多樣化的需求，賦能科技進(jìn)步。

《EDA 2.0白皮書》的發(fā)布，標(biāo)志了EDA進(jìn)入了2.0時(shí)代。EDA 2.0不再是工具的組合，而是一個(gè)服務(wù)化、可定制的完整平臺(tái)，由芯華章開創(chuàng)性提出的EDaaS可以直接服務(wù)不同的應(yīng)用需求，支持其快速設(shè)計(jì)和部署芯片產(chǎn)品，實(shí)現(xiàn)更高效更簡單的應(yīng)用創(chuàng)新周期，讓芯片設(shè)計(jì)更簡單、更普惠。

EDA2.0的三大特征：開放、智能、平臺(tái)

《EDA2.0白皮書》指出，未來的EDA 2.0應(yīng)在芯片設(shè)計(jì)全行業(yè)、全流程、全工具的多個(gè)方面改進(jìn)，EDA 2.0的關(guān)鍵路徑包括開放和標(biāo)準(zhǔn)化、自動(dòng)化和智能化、平臺(tái)化和服務(wù)化等多個(gè)方面，用智能化的工具和服務(wù)化的平臺(tái)來縮短從芯片需求到應(yīng)用創(chuàng)新的周期。EDA 2.0的目標(biāo)是要讓系統(tǒng)工程師和軟件工程師也能參與到芯片設(shè)計(jì)中來，解決設(shè)計(jì)難、人才少、設(shè)計(jì)周期長、設(shè)計(jì)成本高企的難題。

 圖片來源：《EDA2.0白皮書》

中國科學(xué)院EDA中心主任陳嵐在《EDA 2.0白皮書》發(fā)布會(huì)上表示，她非常同意EDA2.0的提法。我覺得《EDA 2.0白皮書》中提出的開放和標(biāo)準(zhǔn)化、自動(dòng)化和智能化、平臺(tái)化和服務(wù)化這三點(diǎn)跟我之前的想法特別契合。

《EDA2.0白皮書》指出，在Accellera、IEEE、RISC-V等全球標(biāo)準(zhǔn)化組織、EDA或IP廠商、學(xué)術(shù)界、以及開源社區(qū)等推動(dòng)下，EDA領(lǐng)域已經(jīng)有很多統(tǒng)一標(biāo)準(zhǔn)、開源項(xiàng)目、開放接口定義，但是整體來看，很多標(biāo)準(zhǔn)沒有得到工具廠商的統(tǒng)一支持，各工具的私有接口和數(shù)據(jù)經(jīng)常無法互通，導(dǎo)致EDA 1.X的流程比較封閉和碎片化，結(jié)果就是設(shè)計(jì)自動(dòng)化和定制化很困難，第三方模型和算法也難以得到擴(kuò)展。因此，EDA 2.0的芯片設(shè)計(jì)流程，需要在EDA1.X的基礎(chǔ)上，進(jìn)一步增強(qiáng)各環(huán)節(jié)的開放程度，如更開放的工具軟件接口（API）、開放的數(shù)據(jù)格式、針對(duì)更多硬件平臺(tái)開放、總線和接口的標(biāo)準(zhǔn)化、和開源EDA結(jié)合等。

開放是EDA2.0的一個(gè)特征。陳嵐主任表示，開放可以滿足一大批未來新型的如物聯(lián)網(wǎng)芯片的個(gè)性化設(shè)計(jì)模式，開放EDA還有一個(gè)好處，就是可以把新的架構(gòu)，新的設(shè)計(jì)模型，新的技術(shù)融入進(jìn)到EDA設(shè)計(jì)流程里去，過去EDA的發(fā)展是通過不同把小公司的兼并來實(shí)現(xiàn)，而現(xiàn)在，開放的架構(gòu)加上標(biāo)準(zhǔn)，就可以把新技術(shù)融入進(jìn)去。同時(shí)陳嵐主任強(qiáng)調(diào)，開放不是開源，開源隱含了一個(gè)特別要命的問題就是碎片化，因?yàn)?/span>EDA在使用過程中需要基礎(chǔ)數(shù)據(jù)庫是一致的，而開放+標(biāo)準(zhǔn)之后，可以讓我們在統(tǒng)一的數(shù)據(jù)庫格式上面去做設(shè)計(jì)開發(fā)，避免EDA工具形成流程的時(shí)候數(shù)據(jù)格式的轉(zhuǎn)換，帶來的碎片化。陳嵐主任表示，開放的EAD是一個(gè)新事物，但是在未來的物聯(lián)網(wǎng)時(shí)代，一定會(huì)占有自己的一席之地。中國科學(xué)院計(jì)算技術(shù)研究所副所長、中國開放指令生態(tài)（RISC-V）聯(lián)盟秘書長包云崗也表示，開放將給EDA未來更好的愿景。

智能化是EDA2.0的另一個(gè)特征，智能化的設(shè)計(jì)和智能化的驗(yàn)證平臺(tái)都是EDA 2.0時(shí)代的重要特征。《EDA2.0白皮書》指出，在開放和標(biāo)準(zhǔn)的前提下，EDA2.0的目標(biāo)是要減少人力的投入，包括芯片架構(gòu) 探索、設(shè)計(jì)、驗(yàn)證、布局布線等的人力投入，將過去的設(shè)計(jì)經(jīng)驗(yàn)和數(shù)據(jù)吸收到EDA工具中，形成智能化的設(shè)計(jì)，包括高度并行化的EDA計(jì)算和求解空間探索、設(shè)計(jì)自動(dòng)化、數(shù)據(jù)模型化、機(jī)器學(xué)習(xí)（ML）以及智能化驗(yàn)證方法學(xué)等。實(shí)際上，2017年臺(tái)積電已經(jīng)開始在布局&布線（P&R）階段探索使用機(jī)器學(xué)習(xí)（ML）進(jìn)行路徑分組以改善時(shí)序，并采用Synopsys ML預(yù)測潛在的DRC熱點(diǎn)。

云平臺(tái)是EDA2.0的再一個(gè)特征，EDA 2.0應(yīng)該與云平臺(tái)和云上多樣化的硬件結(jié)合，充分利用成熟的云端軟硬件生態(tài)。《EDA2.0白皮書》指出，EDA工具上云的嘗試過去的20年中不斷有廠商在推動(dòng)，出于數(shù)據(jù)安全考慮，但并未取得大幅效率提升。隨著更開放和更智能的EDA 2.0到來，EDA行業(yè)生態(tài)也必然從“工具和IP集合包”進(jìn)化到EDA 2.0整體平臺(tái)。不同規(guī)模和不同階段的芯片設(shè)計(jì)有多樣化的需求，而互聯(lián)網(wǎng)云平臺(tái)提供了近乎無限的計(jì)算強(qiáng)性、存儲(chǔ)強(qiáng)性和訪問便捷性。用彈性算力取代部分人力，優(yōu)化用戶設(shè)計(jì)成本，并幫助用戶快速高質(zhì)量的完成芯片設(shè)計(jì)。 

EDA2.0的暢想

芯思想認(rèn)為，EDA2.0就是要讓芯片設(shè)計(jì)和堆積木一樣簡單，降低設(shè)計(jì)門檻，減少設(shè)計(jì)迭代，大幅縮短設(shè)計(jì)周期，加快上市速度，并幫助客戶設(shè)計(jì)開發(fā)性能更高的終端產(chǎn)品，達(dá)到最優(yōu)化的PPA（Performance性能、Power功耗、Area面積）目標(biāo)。

伴隨芯片設(shè)計(jì)基礎(chǔ)數(shù)據(jù)量的不斷增加、系統(tǒng)運(yùn)算能力的階躍式上升，人工智能技術(shù)應(yīng)用在EDA工具領(lǐng)域的算法和算力需求正在被更好地滿足。此外，芯片復(fù)雜度的提升以及設(shè)計(jì)效率要求的提高同樣要求人工智能技術(shù)賦能EDA工具的升級(jí)，輔助降低芯片設(shè)計(jì)門檻、提升芯片設(shè)計(jì)效率。

基于臺(tái)積電的開放創(chuàng)新平臺(tái)日益關(guān)注機(jī)器學(xué)習(xí)（ML），可以認(rèn)為，在采用更智能的解決方案來平衡高密度和更精細(xì)工藝技術(shù)的復(fù)雜性挑戰(zhàn)方面，EDA2.0正走在正確的軌道上。