三星為追臺(tái)積電改Roadmap：跳過(guò)4nm，直接上3nm

3nm方面臺(tái)積電在多年前就已開(kāi)始謀劃，2020年為其產(chǎn)線獲得了200億美元的投資，并計(jì)劃2021年風(fēng)險(xiǎn)試產(chǎn)，2022年上半年大規(guī)模量產(chǎn)。在6月初，甚至有外媒稱臺(tái)積電已經(jīng)開(kāi)始安裝3nm工藝的生產(chǎn)線，早于此前的預(yù)期。
看起來(lái)，無(wú)論三星如何追趕，進(jìn)度都比臺(tái)積電差了那么1年左右，但7月2日，三星決定在工藝上大躍進(jìn)。
據(jù)新浪科技報(bào)道，因與其競(jìng)爭(zhēng)對(duì)手臺(tái)積電在工藝路線上的計(jì)劃不同，三星電子將跳過(guò)4nm工藝，直接由5nm躍升至3nm環(huán)繞柵極晶體管(GAAFET)。不過(guò)，報(bào)道中并未提及3nm工藝會(huì)在何時(shí)大規(guī)模量產(chǎn)。

曾為蘋果代工A系列芯片的三星電子，近幾年在芯片工藝方面雖然不及臺(tái)積電，獲得的芯片代工訂單也不及臺(tái)積電，但仍是唯一能在工藝上跟上臺(tái)積電節(jié)奏的廠商。臺(tái)積電在芯片工藝方面近幾年一直走在行業(yè)前列，7nm和5nm工藝都是率先投產(chǎn)，良品率也相當(dāng)可觀。

三星的 4nm 原定于 2021 年量產(chǎn)，可其真實(shí)身份無(wú)非 5nm 改良。對(duì)于三星取消的原因，一方面是 3nm 推進(jìn)順利，另一方面則是市場(chǎng)競(jìng)爭(zhēng)需要，如果能搶在臺(tái)積電之前搞定技術(shù)難度更高的 3nm GAAFET，無(wú)疑將為自己爭(zhēng)得可觀的機(jī)會(huì)。

三星如今的掌門人李在镕非?？粗匦酒I(yè)務(wù)，這一切或也得到了他的授意。此前，三星曾透露，3nm 芯片相較于 7nm FinFET，可以減少 50% 的能耗，增加 30% 的性能。
三星代工業(yè)務(wù)高級(jí)副總裁肖恩·漢日前曾對(duì)外表示，該公司5nm芯片的大規(guī)模生產(chǎn)預(yù)計(jì)將于2020年第二季度開(kāi)始。
據(jù)三星電子此前發(fā)布的2020年一季度財(cái)報(bào)顯示，該公司一季度營(yíng)收為55萬(wàn)億韓元，折合人民幣約為3236.2億元，同比增長(zhǎng)5%；營(yíng)業(yè)利潤(rùn)為6.4萬(wàn)億韓元，折合人民幣約為376.6億元，同比增長(zhǎng)2.7%。
有分析人士預(yù)測(cè)表示，三星電子二季度芯片營(yíng)業(yè)利潤(rùn)或?qū)⒊^(guò)5萬(wàn)億韓元，折合人民幣約為294.2億元。

Gate-All-Around ，也就是環(huán)繞式柵極技術(shù)，簡(jiǎn)稱為 GAA 橫向晶體管技術(shù)，也可以被稱為 GAAFET。這項(xiàng)技術(shù)的特點(diǎn)是實(shí)現(xiàn)了柵極對(duì)溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀（可以理解為棍狀）或者平板狀、片狀等多個(gè)源極和漏極橫向垂直于柵極分布后，實(shí)現(xiàn) MOSFET 的基本結(jié)構(gòu)和功能。這樣設(shè)計(jì)在很大程度上解決了柵極間距尺寸減小后帶來(lái)的各種問(wèn)題，包括電容效應(yīng)等，再加上溝道被柵極四面包裹，因此溝道電流也比 FinFET 的三面包裹更為順暢。在應(yīng)用了 GAA 技術(shù)后，業(yè)內(nèi)估計(jì)基本上可以解決 3nm 乃至以下尺寸的半導(dǎo)體制造問(wèn)題。
作為一款新技術(shù)，各家廠商都有自己的方案。目前已知的幾種不同形態(tài)的 GAA 鰭片結(jié)構(gòu)分別包括：
● 比較常見(jiàn)的納米線技術(shù)，也就是穿透柵極的鰭片采用圓柱或者方形截面；● 板片狀結(jié)構(gòu)多路橋接鰭片，穿透柵極的鰭片被設(shè)計(jì)成水平板狀或者水平橢圓柱狀（長(zhǎng)軸和基地平行）截面；● 六角形截面納米線技術(shù)，顧名思義，納米線的截面是六邊形；● 納米環(huán)技術(shù)，穿透柵極的鰭片采用環(huán)形方案。
而三星對(duì)外宣稱的 GAA 技術(shù)英文名為 Multi-Bridge ChannelFET，縮寫為 MBCFET，實(shí)際上就是板片狀結(jié)構(gòu)多路橋接鰭片。三星對(duì)此作出的解釋是，目前主流的納米線 GAA 技術(shù)，溝道寬度較小，因此往往只能用于低功率設(shè)計(jì)，并且制造難度比較高，因此三星沒(méi)有采用這種方案。并且三星認(rèn)為 FinFET 在 5nm 和 4nm 工藝節(jié)點(diǎn)上都依舊有效，因此在 3nm 時(shí)代三星才開(kāi)始使用新的 MBCFET 技術(shù)。

三星指出，預(yù)計(jì) 2021 年透過(guò)這項(xiàng)技術(shù)所推出的 3 nm工藝技術(shù)，將能使得三星在先進(jìn)工藝方面與臺(tái)積電及英特爾進(jìn)行抗衡，甚至超越。而且，能夠解決芯片制造縮小過(guò)程中所帶來(lái)的工程難題，以延續(xù)摩爾定律的持續(xù)發(fā)展。
國(guó)際商業(yè)戰(zhàn)略咨詢公司（International Business Strategies）首席執(zhí)行官 Handel Jones 表示，目前三星正透過(guò)強(qiáng)大的材料研究讓晶圓制造技術(shù)獲得發(fā)展。而在 GAA 的技術(shù)發(fā)展，三星大約領(lǐng)先臺(tái)積電一年，英特爾封面則落后三星 2~3 年。三星也強(qiáng)調(diào)，GAA 技術(shù)的發(fā)展能夠期待未來(lái)有更好的圖形技術(shù)，人工智能及其他計(jì)算的進(jìn)步，以確保未來(lái)包括智能手機(jī)、手表、汽車、以及智能家庭產(chǎn)品都能夠有更好的效能。
而從三星的介紹來(lái)看，GAA 技術(shù)有可能根據(jù)鰭片尺寸和形態(tài)的不同，面向不同的客戶。三星指出，垂直于柵極的納米線或者納米片的形態(tài)將是影響最終產(chǎn)品功率和性能特征的關(guān)鍵指標(biāo)，納米片和納米線的寬度越寬，那么溝道尺寸和面積就越大，相應(yīng)的性能越好，功率表現(xiàn)就越出色。三星在其 PDK 設(shè)計(jì)中提供了四種不同的方案，可以在一個(gè)芯片中不同地區(qū)使用，也可以直接使用于制造整個(gè)芯片。

2019 年，摩根大通的報(bào)告表示，半導(dǎo)體設(shè)備廠阿斯麥爾（ASML）確認(rèn) 1.5nm 工藝的發(fā)展性，支撐摩爾定律延續(xù)至 2030 年。重量級(jí)分析師一致預(yù)期，臺(tái)積電與三星新一輪軍備競(jìng)賽將開(kāi)打，并以工藝領(lǐng)先的臺(tái)積電勝算較大。
此外，ASML將在 3nm 與更先進(jìn)工藝采用高數(shù)值孔徑（NA）光學(xué)系統(tǒng)；過(guò)去ASML為發(fā)展 NA 系統(tǒng)，收購(gòu)德國(guó)卡爾蔡司子公司蔡司半導(dǎo)體。如今外資圈消息進(jìn)一步證實(shí)，ASML將拓展 3nm 以下技術(shù)。
異康集團(tuán)暨青興資本首席顧問(wèn)楊應(yīng)超解讀，ASML技術(shù)進(jìn)展是半導(dǎo)體業(yè)一大突破，有利整個(gè)大產(chǎn)業(yè)。而在 7nm 已開(kāi)打軍備競(jìng)賽的臺(tái)積電和三星，戰(zhàn)況將更激烈。
Substance Capital 合伙人暨基金經(jīng)理人陳慧明指出，臺(tái)積電能維持產(chǎn)業(yè)龍頭地位，靠的是工藝不斷進(jìn)步，因此艾斯摩爾開(kāi)展 1.5nm 工藝，不僅有利臺(tái)積電鞏固優(yōu)勢(shì)，“對(duì)第一名最有利”。