verilog-a 文章進(jìn)入verilog-a技術(shù)社區(qū)

Verilog的語言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類
關(guān)鍵字： Verilog FPGA

如何基于設(shè)計(jì)Verilog FPGA 流水燈？

1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于
關(guān)鍵字：流水燈 Verilog fpga

“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)

　　大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。　　后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語言,學(xué)習(xí)的過程中也慢慢體會(huì)到verilog的妙用,原來一小段語言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語言的移植性可操作性比原理圖
關(guān)鍵字： FPGA Verilog

基于verilog實(shí)現(xiàn)哈夫曼編碼的新方法

傳統(tǒng)的硬件實(shí)現(xiàn)哈夫曼編碼的方法主要有：預(yù)先構(gòu)造哈夫曼編碼表，編碼器通過查表的方法輸出哈夫曼編碼[1];編碼器動(dòng)態(tài)生成哈夫曼樹，通過遍歷節(jié)點(diǎn)方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長角度看，在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹，會(huì)產(chǎn)生大量的節(jié)點(diǎn)，且需遍歷哈夫曼樹獲取哈夫曼編碼，資源占用多，實(shí)現(xiàn)較為麻煩。本文基于軟件實(shí)現(xiàn)[4]時(shí)，使用哈夫曼樹，會(huì)提出一種適用于硬件并行實(shí)現(xiàn)的新數(shù)據(jù)結(jié)構(gòu)——字符池，通過對(duì)字符池的頻數(shù)屬性比較和排序來決定各個(gè)字符節(jié)點(diǎn)在字符池中的歸屬。配置字符池的同時(shí)逐步生成
關(guān)鍵字： verilog 哈夫曼編碼字符池 FPGA 201712

寫verilog代碼要有硬件的概念

寫verilog代碼要有硬件的概念-因?yàn)閂erilog是一種硬件描述語言，所以在寫Verilog語言時(shí)，首先要有所要寫的module在硬件上如何實(shí)現(xiàn)的概念，而不是去想編譯器如何去解釋這個(gè)module
關(guān)鍵字： verilog FPGA

一個(gè)合格FPGA 工程師的基本要求

一個(gè)合格FPGA 工程師的基本要求-一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。
關(guān)鍵字： FPGA Verilog

Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧

Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表，這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢，為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過所有的這些檢查。
關(guān)鍵字： FPGA Verilog

基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)

基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)-用了半個(gè)多月的ISE，幾乎全是自學(xué)起來的，碰到了很多很多讓人DT好久的小問題，百度也百不到，后來還是都解決了，為了盡量方便以后的剛學(xué)ISE的童鞋不再因?yàn)橐恍┬栴}而糾結(jié)，把這幾天的經(jīng)驗(yàn)總結(jié)了一下。好了，廢話不多說，上料！
關(guān)鍵字： verilog FPGA

verilog語言實(shí)現(xiàn)任意分頻

verilog語言實(shí)現(xiàn)任意分頻-原文出自：分頻器是指使輸出信號(hào)頻率為輸入信號(hào)頻率整數(shù)分之一的電子電路。在許多電子設(shè)備中如電子鐘、頻率合成器等，需要各種不同頻率的信號(hào)協(xié)同工作，常用的方法是以穩(wěn)定度高的晶體振蕩器為主振源，通過變換得到所需要的各種頻率成分，分頻器是一種主要變換手段。
關(guān)鍵字： verilog 分頻器電子電路

深入分析verilog阻塞和非阻塞賦值

深入分析verilog阻塞和非阻塞賦值-學(xué)verilog 一個(gè)月了，在開發(fā)板上面寫了很多代碼，但是始終對(duì)一些問題理解的不夠透徹，這里我們來寫幾個(gè)例子仿真出阻塞和非阻塞的區(qū)別
關(guān)鍵字： verilog 阻塞非阻塞

Verilog HDL簡明教程(2)

Verilog HDL簡明教程(2)-模塊是Verilog 的基本描述單位，用于描述某個(gè)設(shè)計(jì)的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
關(guān)鍵字： Verilog HDL

基于Verilog語言的等精度頻率計(jì)設(shè)計(jì)

　　引言　　傳統(tǒng)測量頻率的方法主要有直接測量法、分頻測量法、測周法等，這些方法往往只適用于測量一段頻率，當(dāng)被測信號(hào)的頻率發(fā)生變化時(shí)，測量的精度就會(huì)下降。本文提出一種基于等精度原理的測量頻率的方法，在整個(gè)頻率測量過程中都能達(dá)到相同的測量精度，而與被測信號(hào)的頻率變化無關(guān)。本文利用FPGA(現(xiàn)場可編程門陣列)的高速數(shù)據(jù)處理能力，實(shí)現(xiàn)對(duì)被測信號(hào)的測量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力，實(shí)現(xiàn)對(duì)頻率、周期、脈沖寬度的計(jì)算及顯示?！　〉染葴y量原理等精度測量的一個(gè)最大特點(diǎn)是測量的實(shí)際門控時(shí)間不是一個(gè)固定值，而
關(guān)鍵字： Verilog FPGA

基于Verilog FPGA 流水燈設(shè)計(jì)

　　1 功能概述　　流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺效果，因此廣泛應(yīng)用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀裝飾等。　　在FPGA電路設(shè)計(jì)中，盡管流水燈的設(shè)計(jì)屬于比較簡單的入門級(jí)應(yīng)用，但是其運(yùn)用到的方法，是FPGA設(shè)計(jì)中最核心和最常用部分之一，是FPGA設(shè)計(jì)必須牢固掌握的基礎(chǔ)知識(shí)。從這一步開始，形成良好的設(shè)計(jì)習(xí)慣，寫出整潔簡潔的代碼，對(duì)于FPGA設(shè)計(jì)師來說至
關(guān)鍵字： Verilog FPGA

Verilog HDL 設(shè)計(jì)模擬

Verilog HDL 不僅提供描述設(shè)計(jì)的能力，而且提供對(duì)激勵(lì)、控制、存儲(chǔ)響應(yīng)和設(shè)計(jì)驗(yàn)證的建模能力。激勵(lì)和控制可用初始化語句產(chǎn)生。驗(yàn)證運(yùn)行過程中的響應(yīng)可以作為 “ 變化時(shí)保存 ” 或作為選通的數(shù)據(jù)存儲(chǔ)。最后，設(shè)計(jì)驗(yàn)證可以通過在初始化語句中寫入相應(yīng)的語句自動(dòng)與期望的響應(yīng)值比較完成。
關(guān)鍵字： Verilog HDL 設(shè)計(jì)模擬

用硬件描述語言設(shè)計(jì)復(fù)雜數(shù)字電路的優(yōu)點(diǎn)

以前的數(shù)字邏輯電路及系統(tǒng)的規(guī)模的比較小而且簡單，用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線，需要熟悉器件的內(nèi)部結(jié)構(gòu)和外部引線特點(diǎn)，才能達(dá)到設(shè)計(jì)要求，這個(gè)工作量和設(shè)計(jì)周期都不是我們能想象的?，F(xiàn)在設(shè)計(jì)要求的時(shí)間和周期都很短，用原理圖這個(gè)方法顯然就不符合實(shí)際了。
關(guān)鍵字： Verilog HDL 虛擬接口聯(lián)盟