rh-asic 文章 進入rh-asic技術(shù)社區(qū)
傳感器/ASIC集成縮小電流變送器體積
- 電力電子的發(fā)展趨勢與其他電子領(lǐng)域的發(fā)展趨勢沒有什么不同——更大規(guī)模集成加降低元件數(shù)量。但是,由于電力電子系統(tǒng)中存在散熱器、磁性元件與線圈等元件,使高水平集成更加困難。微機電系統(tǒng)(MEMS)已在檢測系統(tǒng)得到應(yīng)用,并可能應(yīng)用于系統(tǒng)的其他部分。 傳統(tǒng)的電流變送器不適合于家電產(chǎn)品和空調(diào)系統(tǒng)市場,因為它們體積太大、價格高昂。而一種成本較低、體積較小的變送器則使得測量這些系統(tǒng)的電流成為可能,唯一受到的限制是漏電、間隙和絕緣等級等外界因素。 用于LEM自己的LTS電流變送器的應(yīng)用
- 關(guān)鍵字: MEMS ASIC 電力電子 LEM
嵌入式系統(tǒng)中IP協(xié)議用ASIC器件電路設(shè)計
- 設(shè)計并實現(xiàn)一個能完成IP協(xié)議功能的ASIC器件;討論器件的穩(wěn)定工作條件。任何數(shù)字化的工業(yè)設(shè)備都可以使用個IP協(xié)議器件直接連接到基于IP的網(wǎng)絡(luò)中。
- 關(guān)鍵字: 嵌入式系統(tǒng) IP ASIC
Altera發(fā)布業(yè)界首款40-nm FPGA和HardCopy ASIC
- ? 為幫助設(shè)計人員提高集成度,進一步創(chuàng)新,Altera公司今天發(fā)布了業(yè)界的首款40-nm FPGA和HardCopy? ASIC。Stratix? IV FPGA和HardCopy IV ASIC都提供收發(fā)器,在密度、性能和低功耗上遙遙領(lǐng)先。Stratix IV系列有680K邏輯單元(LE),比Altera的Stratix III系列高2倍,是目前市場上密度最大的FPGA。HardCopy IV ASIC系列在密度上和Stratix IV器件等價,具有1330萬邏輯門。Alte
- 關(guān)鍵字: Altera 40-nm FPGA ASIC
多媒體處理器DM642及其在視頻監(jiān)控中的應(yīng)用
- 引 言 視頻監(jiān)控系統(tǒng)的設(shè)計方案有很多種,但是市場產(chǎn)品的主流一般選擇兩種方案:一是基于CPU和專用的視頻編解碼ASIC芯片。該方案選擇以ARM為核心的CPU和專用媒體處理芯片搭建。優(yōu)點是開發(fā)時間相對較短,但由于采用ASIC,靈活性較差,產(chǎn)品一旦定型,很難更改。二是采用面向媒體處理的專用DSP。其開發(fā)時間不長,優(yōu)點是由于算法是軟件代碼,所以可以不斷對產(chǎn)品性能進行升級,重復(fù)開發(fā)成本較低。由全球最大的DSP制造商德州儀器(TI)推出的TMS320DM642(以下簡稱DM642)作為一款高性價比、專用于多
- 關(guān)鍵字: 多媒體 處理器 視頻監(jiān)控 ASIC CPU DSP CCS DM642
基于軟件的GPS接收機本地系統(tǒng)
- 0引言 對于一個普通的GPS(全球定位系統(tǒng))接收機來說,其對信號的捕獲和追蹤均由硬件進行處理,主要是用ASIC(專用集成電路)實現(xiàn)。用ASIC的主要好處之一是它的有效性,能夠?qū)PS信號進行有效處理,但它的造價較高,而目前GPS技術(shù)還在高速發(fā)展,各種算法還在不斷研究,如果都用ASIC來實現(xiàn),顯然并不現(xiàn)實。而使用軟件來模擬搭建GPS的接收系統(tǒng),不但可以方便地對現(xiàn)有的一些算法進行比較,而且也能快速地應(yīng)用到實際中。在該系統(tǒng)中,用A/D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化,然后交由軟件接收機處理,由此重構(gòu)的系統(tǒng)
- 關(guān)鍵字: GPS ASIC A/D轉(zhuǎn)換器 MATLAB
Catalyst新型5通道電壓監(jiān)控器降低系統(tǒng)成本節(jié)約板基空間
- Catalyst半導(dǎo)體繼續(xù)快速擴展電壓監(jiān)控產(chǎn)品線,為微處理器、微控制器,ASIC器件和其它系統(tǒng)處理器的應(yīng)用新增一款高精度超低功耗5通道監(jiān)控器件。5通道電壓監(jiān)控被整合于一個小尺寸的8引腳MSOP封裝之內(nèi),CAT885能有效降低系統(tǒng)成本、節(jié)約電路板空間。 CAT885具備低有效漏極開路輸出及手動復(fù)位輸入的特點,可針對各種電子產(chǎn)品完成系統(tǒng)復(fù)位和監(jiān)控功能。CAT885可以監(jiān)控多達(dá)5通道的系統(tǒng)電壓,若所有被監(jiān)控的電源電壓已經(jīng)超過額定電平值,并且隨后被啟動的器件內(nèi)部計時器超時溢出后,有效的復(fù)位輸出才會終止,
- 關(guān)鍵字: Catalyst 電壓監(jiān)控器 微處理器 微控制器 ASIC
采用DSP、PLD和ASIC實現(xiàn)多速濾波器設(shè)計的比較
- 許多通信系統(tǒng)都要用到多速濾波器(multirate filter),多速濾波器是指輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器,常用于某個物理接口如數(shù)模轉(zhuǎn)換器(DAC)或模數(shù)轉(zhuǎn)換器(ADC)的接口處。
- 關(guān)鍵字: ASIC DSP PLD 濾波器設(shè)計
VERISILICON加盟“功耗前鋒倡議”加速高級低功耗設(shè)計
- 世界級ASIC設(shè)計晶圓廠及定制解決方案供應(yīng)商VeriSilicon Holdings Co., Ltd.(VeriSilicon)“已經(jīng)加盟功耗前鋒倡議”( Power Forward Initiative,PFI),計劃為其ASIC客戶提供基于通用功率格式(Common Power Format,CPF)的設(shè)計解決方案。 VeriSilicon采用Cadence低功耗解決方案,是業(yè)界領(lǐng)先的完整的設(shè)計流程,以Si2標(biāo)準(zhǔn)的CPF為基礎(chǔ),貫穿邏輯設(shè)計、驗證、實現(xiàn)等技術(shù)。這種針
- 關(guān)鍵字: 晶圓 VeriSilicon ASIC 低功耗 CPF
以高性能匯聚平臺 迎接視頻監(jiān)控新挑戰(zhàn)
- 隨著人們對安全需求的日益重視和性能的不斷增強、價格的迅速降低,應(yīng)用市場正快速膨脹。但是不管是定位于中小企業(yè)、中小網(wǎng)絡(luò)的DVR解決方案,還是定位在高端、企業(yè)級用戶的DVS,以及廣被業(yè)界看好的IP攝像機,都對方案提供商提出了更高的要求(更多挑戰(zhàn)):更高的視頻信號分辨率和壓縮比;更靈活的媒體格式支持;更安全的內(nèi)容保護;更低的功耗、成本和開發(fā)復(fù)雜度。 在視頻監(jiān)控應(yīng)用領(lǐng)域主要包括媒體處理器、DSC、ASIC、以及FPGA等幾種方案。其中DSC雖然具有部分DSP的功能,但是從總體來講,DSC和媒體處理器一樣
- 關(guān)鍵字: 視頻監(jiān)控 DVS DSC ASIC
針對未來的任務(wù)關(guān)鍵設(shè)計應(yīng)采用那種耐輻射平臺?(06-100)
- 暴露在惡劣的太空環(huán)境下的系統(tǒng)必須能在各種極端的條件下正常工作,且不喪失任何功能。太空系統(tǒng)在其生命期內(nèi)采集的信息若有任何微小偏差,都可能會對整個數(shù)據(jù)作出錯誤的詮釋。由于這些太空系統(tǒng)都是執(zhí)行特別重要任務(wù)的系統(tǒng),在設(shè)計時就必須考慮多個因素,除了功耗、系統(tǒng)重量、體積和發(fā)射時間等因素外,系統(tǒng)的可靠性是最主要關(guān)鍵。例如,執(zhí)行太空任務(wù)的衛(wèi)星必須能夠在整個生命期內(nèi) (通常是數(shù)十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言,在太空運行的系統(tǒng)面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統(tǒng)的耐輻射能力正迅速成為系統(tǒng)工程師的一項
- 關(guān)鍵字: Actel FPGA 耐輻射 RH-ASIC
在FPGA中集成高速串行收發(fā)器面臨的挑戰(zhàn)(04-100)
- Altera公司對PCI Express,串行Rapid I/O和SerialLite等串行標(biāo)準(zhǔn)和協(xié)議的認(rèn)可,將促進具有時鐘和數(shù)據(jù)恢復(fù)(CDR)功能的高速串行收發(fā)器的應(yīng)用。這些曾在4或8位ASSP中使用的收發(fā)器現(xiàn)在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據(jù)更小的電路板空間,具有更高的靈活性和無需接口處理的兩芯片方案等優(yōu)勢,因此,采用這種FPGA對電路板設(shè)計者是很具有吸引力的選擇。 在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設(shè)計者轉(zhuǎn)向芯片設(shè)計者。本文闡述在一個FPGA中集成1
- 關(guān)鍵字: Altera FPGA ASSP ASIC
rh-asic介紹
您好,目前還沒有人創(chuàng)建詞條rh-asic!
歡迎您創(chuàng)建該詞條,闡述對rh-asic的理解,并與今后在此搜索rh-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對rh-asic的理解,并與今后在此搜索rh-asic的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473