首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ise

ISE 2024│聚積科技驅(qū)動芯片帶領(lǐng)LED顯示屏走向新高度

  • 聚積科技以「聚積科技驅(qū)動芯片帶領(lǐng)LED顯示屏走向新高度」為題，在2024歐洲整合系統(tǒng)展(ISE)中展示不同應用場景下的LED顯示屏共陰驅(qū)動芯片。圖1 聚積科技展示不同應用場景下的LED顯示屏共陰驅(qū)動芯片聚積科技MBI5762以及之后所推出的新產(chǎn)品，如MBI5756，在視覺效果上有長足的進步，包含：1.第二代超視覺運算技術(shù)(Hyper Vision Calculation II)具備兩種功能，細膩地提升人眼及攝影鏡頭下的顯示屏畫質(zhì)。a.低灰刷新功能(Low-gray Refresh)：提升低灰畫面刷新率，明
  • 關(guān)鍵字： ISE 2024  聚積科技  驅(qū)動芯片  LED顯示屏  

ISE 2023丨Valens推出多個面向企業(yè)、教育以及數(shù)字標牌應用的音視頻連接解決方案

  • 1月31日至2月3日，領(lǐng)先的影音和汽車市場高速連接解決方案供應商Valens Semiconductor（紐約證券交易所代碼:VLN）參加了于西班牙巴塞羅那舉辦的歐洲視聽設(shè)備與信息系統(tǒng)集成技術(shù)展覽會（ISE 2023）。Valens在展會上推出了三項新產(chǎn)品及功能，以滿足企業(yè)、教育領(lǐng)域以及數(shù)字標牌等市場對于音視頻連接不斷增長的需求。在本次展會中，Valens對新產(chǎn)品視頻會議多攝像頭解決方案進行了概念驗證，這是一種專業(yè)級USB Type-C接口的拓展解決方案，且有望成為新一代多人視頻會議設(shè)備。此外，Valen
  • 關(guān)鍵字： ISE 2023  Valens  數(shù)字標牌  音視頻連接  

聚積科技創(chuàng)建真實，于ISE 2023全面升級LED顯示屏驅(qū)動芯片

  • (2023年2月2日) ISE 2023 正在西班牙巴塞羅那熱烈舉辦中，自 1 月 31 日至 2 月 3 日為期四天的展期中，聚積科技以“創(chuàng)建真實”為主題重回實體展覽，在5H-240攤位上全面升級LED顯示屏驅(qū)動芯片的規(guī)格，為虛擬制作、戶外商用廣告和前瞻顯示應用帶來更多潛在商機。?圖一、聚積科技全方位升級LED顯示屏驅(qū)動芯片規(guī)格?近年來，使用 LED 顯示屏（或 LED 墻）進行虛擬制作在電影行業(yè)獲得了許多正面回響，LED顯示屏虛擬攝影棚儼然成為趨勢。面對新興的應用，電影制作人現(xiàn)在想
  • 關(guān)鍵字： 聚積  ISE 2023  LED顯示屏  驅(qū)動芯片  

Xilinx為專業(yè)音視頻和廣播平臺增添高級機器學習功能

  • 自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，近日于北京宣布，針對面向?qū)I(yè)音頻/視頻（Pro AV）和廣播市場的賽靈思器件推出一系列全新的高級機器學習（ML）功能。此外，賽靈思還演示了業(yè)界首個基于7nm Versal? 器件的可編程 HDMI 2.1 實現(xiàn)方案。賽靈思將在本周于阿姆斯特丹舉辦的 2020 年歐洲集成系統(tǒng)展（ ISE ）上展出這些功能和更多其他功能。上述解決方案以及賽靈思面向 Pro AV 和廣播市場推出的其他高度自適應解決方案，旨在幫助客戶降低成本、適應未來，同時適應
  • 關(guān)鍵字： ML  ISE  

FPGA實戰(zhàn)開發(fā)技巧（4）

  • FPGA實戰(zhàn)開發(fā)技巧（4）-在代碼編寫完畢后，需要借助于測試平臺來驗證所設(shè)計的模塊是否滿足要求。ISE 提供了兩種測試平臺的建立方法，一種是使用HDL Bencher 的圖形化波形編輯功能編寫，另一種就是利用HDL 語言，相對于前者使用簡單、功能強大。
  • 關(guān)鍵字： FPGA  ISE  

如何在EDK中使用自己的 IP核？

  • 如何在EDK中使用自己的 IP核？-如何在EDK中使用自己的 IP核呢？ 這是很多人夢寐以求的事情。然而在EDK以及ISE的各種文檔中對此卻遮遮掩掩，欲語還休。
  • 關(guān)鍵字： 賽靈思  ISE  IP  

基于FPGA的精密離心機光柵信號細分系統(tǒng)

  • 介紹一種基于FPGA的精密離心機光柵信號細分系統(tǒng)。說明了光柵信號的產(chǎn)生過程和基本處理方法，提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學細分技術(shù)的設(shè)計方案。通過VerilogHDL實現(xiàn)該系統(tǒng)的主要設(shè)計，并利用ISE軟件進行了仿真試驗。試驗表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。
  • 關(guān)鍵字： ISE  信號細分系統(tǒng)  光柵信號  FPGA  

ISE時序約束筆記7——Path-Specific Timing Constraints

  • 　　時鐘上升沿和下降沿之間的時序約束 　　周期約束可以自動計算兩個沿的的約束——包括調(diào)整非50%占空比的時鐘。 　　例：一個CLK時鐘周期約束為10ns，能夠應用5ns的約束到兩個寄存器之間。 　　不需要特定路徑應用到這個例子中。 　　   　　相關(guān)時鐘域的約束 　　為一個時鐘進行周期約束——以這個周期約束確定相關(guān)的時鐘。 　　執(zhí)行工具將根據(jù)它們的關(guān)系來決定如何處理跨時鐘域。 　　DCM有多個輸出： 　　—&md
  • 關(guān)鍵字： ISE  時序約束  

ISE時序約束筆記6——Timing Groups and OFFSET Constraints

  • 　　回顧全局OFFSET約束 　　在時鐘行中使用Pad-to-Setup和Clock-to-Pad列為所有出于該時鐘域的I/O路徑指定OFFSETs。 　　為大多數(shù)I/O路徑進行約束的最簡單方法——然而，這將會導致一個過約束的設(shè)計。 　　指定管腳的OFFSET約束 　　使用Pad-to-Setup和Clock-to-Pad列為每個I/O路徑指定OFFSETs。 　　這種約束方法適用于只有少數(shù)管腳需要不同的時序約束。 　　更常用的方法是： 　　1. 為Pads生成Gro
  • 關(guān)鍵字： ISE  時序約束  

ISE時序約束筆記5——Timing Groups and OFFSET Constraints

  • 　　特定路徑時序約束 　　使用全局時序約束(PERIOD,OFFSET,PAD-TO-PDA)將約束整個設(shè)計 　　僅僅使用全局約束通常會導致過約束 　　——約束過緊 　　——編譯時間延長并且可能阻止實現(xiàn)時序目標 　　——通過綜合工具或者映射后時序報告重新審視性能評估 　　特定路徑約束能夠覆蓋全局時序約束在特定路徑上的約束 　　——這就允許設(shè)計者放寬特定路徑的時序要求 　　更多關(guān)于特定路徑約束
  • 關(guān)鍵字： ISE  時序約束  

ISE時序約束筆記4——Global Timing Constraints

  • 　　問題思考 　　在這個電路中哪些路徑是由OFFSET IN 和 OFFSET OUT來約束的? 　　   　　問題解答： 　　——OFFSET IN：PADA to FLOP and PADB to RAM 　　——OFFSET OUT：LATCH to OUT1, LATCH to OUT2, and RAM to OUT1 　　問題思考 　　下面給出的系統(tǒng)框圖里，你將給出什么樣的約束值以使系統(tǒng)能夠跑到100MHz? 　　
  • 關(guān)鍵字： ISE  時序約束  

ISE時序約束筆記3——Global Timing Constraints

  • 　　問題思考 　　哪些路徑是由CLK1進行周期約束? 　　哪些路徑是由pad-to-pad進行約束? 　　   　　OFFSET約束 　　OFFSET約束覆蓋以下路徑： 　　——從input pads到同步單元(OFFSET IN) 　　——從同步單元到output pads(OFFSET OUT) 　　   　　OFFSET約束特性 　　OFFSET約束自動計算時鐘分布延時 　　1. 提供最準確的時序信
  • 關(guān)鍵字： ISE  時序約束  

ISE時序約束筆記2——Global Timing Constraints

  • 　　問題思考 　　單一的全局約束可以覆蓋多延時路徑 　　如果箭頭是待約束路徑，那么什么是路徑終點呢? 　　所有的寄存器是否有一些共同點呢? 　　 ? 　　問題解答 　　什么是路徑終點呢? 　　——FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。 　　所有的寄存器是否有一些共同點呢? 　　——它們共享一個時鐘信號，約束這個網(wǎng)絡的時序可以同時覆蓋約束這些相關(guān)寄存器間的延時路徑。 　　周期約束 　　周期約束覆蓋由參
  • 關(guān)鍵字： ISE  寄存器  

基于ISE設(shè)計提供低功耗FPGA解決方案

  • 　　從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應商及其客戶關(guān)注的問題。 　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。 　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗。本文說明如何應用計算機輔助設(shè)計(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。 　　CMO
  • 關(guān)鍵字： FPGA  ISE  

FPGA設(shè)計開發(fā)軟件ISE使用技巧之：典型實例-增量式設(shè)計演示

  • 　　6.9 典型實例12：增量式設(shè)計(Incremental Design)演示 　　6.9.1 實例的內(nèi)容及目標 　　1.實例的主要內(nèi)容 　　6.7節(jié)對增量式設(shè)計這一方法的基本概念和流程做了全面的介紹。本節(jié)將以一個具體的實例幫助讀者熟悉增量式設(shè)計的操作流程。 　　本實例的源代碼參見隨書光盤Example6.9。此程序為PC機通過串口向SRAM寫入數(shù)據(jù)，再由FPGA從SRAM中讀取數(shù)據(jù)通過串口將其送到PC機。 　　本實例的重點在于設(shè)計過程中是如何應用增量式設(shè)計的，而不是如何實現(xiàn)程序本身的功能。
  • 關(guān)鍵字： FPGA  ISE  
共52條 1/4 1 2 3 4 »
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473