iar embedded secure ip 文章進(jìn)入iar embedded secure ip技術(shù)社區(qū)

“倒金字塔”折射IP巨大價(jià)值，Imagination IP創(chuàng)新蝶變賦能半導(dǎo)體產(chǎn)業(yè)

過去50余年，芯片制程迭代沿著摩爾定律滾滾向前，并持續(xù)增強(qiáng)著芯片的算力與性能?，F(xiàn)如今，無論是在SoC上集成越來越多的功能模塊，又或是利用chiplet技術(shù)在先進(jìn)制程下進(jìn)一步提升芯片集成度，都充分展現(xiàn)了芯片性能、功耗和成本的改進(jìn)不能僅僅依賴于制程的升級(jí)，而需從不同的維度拓展創(chuàng)新來延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。這導(dǎo)致芯片設(shè)計(jì)變得越來越困難，IP的作用也愈加凸顯，逐漸成為企業(yè)尋求設(shè)計(jì)差異化道路上的“秘鑰”。?日前，在深圳舉辦的第10屆EEVIA年度中國硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢(shì)展望研討會(huì)上，Imag
關(guān)鍵字： IP Imagination

全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense?擴(kuò)展

瑞典烏普薩拉 - 2022 年 11 月 17 日 - 嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems? 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版現(xiàn)已完全支持 Andes Technology（晶心科技）旗下 AndeStar? V5 RISC-V 處理器的 CoDense? 擴(kuò)展。CoDense? 是處理器 ISA（指令集架構(gòu)）的專利擴(kuò)展，能夠幫助 IAR 的工具鏈生成緊湊的代碼，從而節(jié)省目標(biāo)處理器上的閃存，而在之前版本中已實(shí)現(xiàn)支持的 A
關(guān)鍵字： IAR Embedded Workbench for RISC-V Andes CoDense

Imagination：SoC IP技術(shù)賦能未來硬核科技創(chuàng)新

在龐大的半導(dǎo)體細(xì)分產(chǎn)業(yè)鏈中，IP是其中最特殊的一環(huán)。正是借助眾多的IP，才讓半導(dǎo)體發(fā)展的步伐如此之快。IP是整個(gè)半導(dǎo)體上游產(chǎn)業(yè)鏈里面的核心，根據(jù)統(tǒng)計(jì)數(shù)據(jù)可以發(fā)現(xiàn)，每一元芯片能撐起200多元的社會(huì)經(jīng)濟(jì)，而每一元的IP，能支持20000元的社會(huì)經(jīng)濟(jì)價(jià)值，所以IP公司的存在是必要的。隨著芯片復(fù)雜度不斷提升，特別是芯片進(jìn)入SoC時(shí)代使得系統(tǒng)對(duì)各個(gè)環(huán)節(jié)技術(shù)要求越來越高，對(duì)一些中小型公司、創(chuàng)業(yè)公司來說，他們需要在成長過程中專注核心領(lǐng)域，沒辦法提供整個(gè)SoC完整的技術(shù)，所以它需要IP公司的支持，IP公司能協(xié)
關(guān)鍵字： Imagination SoC IP GPU

IAR Systems RISC-V功能安全版開發(fā)工具支持最新的SiFive汽車解決方案

嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems?持續(xù)為 SiFive 的 RISC-V 車用 CPU IP 提供解決方案：IAR Systems 旗下的 IAR Embedded Workbench? for RISC-V 支持最新的 SiFive 車用 E6-A 和 S7-A 產(chǎn)品系列，以滿足信息娛樂、連接和 ADAS 等汽車應(yīng)用的需求。IAR 的完整開發(fā)工具鏈幫助 OEM 和供應(yīng)商的嵌入式軟件開發(fā)人員充分利用 RISC-V 提供的能效、簡單性、安全性和靈活性。由于 RISC-V 在所有產(chǎn)品中
關(guān)鍵字： IAR Systems RISC-V SiFive

燦芯半導(dǎo)體提供MIPI IP完整解決方案

中國上?！?022年10月14日——一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出可用于客制化ASIC/SoC設(shè)計(jì)服務(wù)的MIPI IP完整解決方案。該解決方案由一系列 MIPI控制器和PHY構(gòu)成?？梢詭椭到y(tǒng)制造商和IC公司等設(shè)計(jì)高質(zhì)量的ASIC/SoC產(chǎn)品，同時(shí)加速上市時(shí)間。 MIPI聯(lián)盟在2003年成立，MIPI全稱Mobile Industry Processor Interface，即移動(dòng)產(chǎn)業(yè)處理器接口。顧名思義，是為了統(tǒng)一和簡化手機(jī)處理器的接口，CSI、DSI、DigRF、C/D
關(guān)鍵字：燦芯 MIPI IP

Achronix收購FPGA網(wǎng)絡(luò)解決方案領(lǐng)導(dǎo)者Accolade Technology的關(guān)鍵IP和專長

加利福尼亞州圣克拉拉市，2022年9月19日——高性能現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司宣布：該公司已經(jīng)收購了Accolade Technology的關(guān)鍵IP資產(chǎn)以及Accolade的技術(shù)團(tuán)隊(duì)，此舉使Achronix的客戶能夠更快速且更輕松地設(shè)計(jì)高性能網(wǎng)絡(luò)和數(shù)據(jù)中心系統(tǒng)。Accolade在FPGA的網(wǎng)絡(luò)應(yīng)用方面擁有深厚的專業(yè)知識(shí)，此次收購使Achronix能夠?yàn)殚_發(fā)網(wǎng)絡(luò)技術(shù)的客戶提供強(qiáng)大的硬件和軟件解決方案?！叭缃?/li>
關(guān)鍵字： Achronix FPGA Accolade IP

IAR Systems 全面支持Renesas RZ/T2 和 RZ/N2 系列 MPU，助力實(shí)時(shí)控制和工業(yè)網(wǎng)絡(luò)開發(fā)

嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems?近日宣布，其完整開發(fā)工具鏈 IAR Embedded Workbench? for Arm 最新版本 9.30 版，現(xiàn)已完全支持 Renesas 基于 Arm Cortex-R52 內(nèi)核的 RZ/T2 和 RZ/N2 系列處理器。IAR Systems 已成為唯一為Renesas 用于工業(yè)解決方案的所有 MCU/MPU 產(chǎn)品提供開發(fā)工具的供應(yīng)商。當(dāng)今工業(yè)應(yīng)用的要求復(fù)雜程度逐年攀升，對(duì)性能的要求也在不斷提升。為解決這一問題，客戶使用的開發(fā)工具，必須在
關(guān)鍵字： IAR Renesas MPU 實(shí)時(shí)控制工業(yè)網(wǎng)絡(luò)開發(fā)

燦芯半導(dǎo)體推出USB IP完整解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出可用于ASIC/SoC的USB IP完整解決方案。該解決方案由一系列 USB 控制器和 PHY 構(gòu)成，可以助力系統(tǒng)制造商、個(gè)人電腦原始設(shè)備制造商和 IC公司等設(shè)計(jì)高質(zhì)量的ASIC/SoC 產(chǎn)品。USB（通用串行總線）已經(jīng)非常成功地將打印機(jī)、掃描儀、鍵盤、鼠標(biāo)、閃存驅(qū)動(dòng)器、操縱桿、相機(jī)和顯示器等硬件連接到各種計(jì)算機(jī)，包括智能手機(jī)、臺(tái)式機(jī)、平板電腦和筆記本電腦等。USB4規(guī)范在2019年9月由USB-IF組織執(zhí)行，可支持USB3、Displayport、PC
關(guān)鍵字：燦芯 USB IP

第 150 億顆CEVA 助力芯片出貨

全球領(lǐng)先的無線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA, Inc.(納斯達(dá)克股票代碼：CEVA)宣布，包含CEVA IP的并支付權(quán)利金的芯片的累計(jì)出貨量已經(jīng)在第二季超過了150億顆。在上市將近二十周年之際，CEVA達(dá)成了這一重要里程碑。實(shí)現(xiàn)前100億顆CEVA助力的芯片出貨花費(fèi)了超過15年時(shí)間，而完成隨后50 億顆芯片出貨則只用了不到三年半。 CEVA IP在物聯(lián)網(wǎng)時(shí)代以令人驚訝的速度被廣泛采用也證實(shí)了CEVA在無線連接的普及方面發(fā)揮了重要的作用。CEVA將5G、蜂窩物聯(lián)網(wǎng)、藍(lán)牙、
關(guān)鍵字： CEVA IP

Credo正式推出基于臺(tái)積電5nm及4nm先進(jìn)制程工藝的全系列112G SerDes IP產(chǎn)品

?Credo Technology（納斯達(dá)克股票代碼：CRDO）近日正式宣布推出其基于臺(tái)積電5nm及4nm制程工藝的112G PAM4 SerDes IP全系列產(chǎn)品，該系列能夠全面覆蓋客戶在高性能計(jì)算、交換芯片、人工智能、機(jī)器學(xué)習(xí)、安全及光通信等領(lǐng)域的廣泛需求，包括：超長距（LR+）、長距（LR）、中距（MR）、超極短距（XSR+）以及極短距（XSR）。?Credo IP產(chǎn)品業(yè)務(wù)開發(fā)助理副總裁Jim Bartenslager表示， “Credo先進(jìn)的混合信號(hào)以及數(shù)字信號(hào)處理（DSP）1
關(guān)鍵字： Credo 臺(tái)積電 5nm 4nm SerDes IP

嵌入式北斗網(wǎng)絡(luò)時(shí)間服務(wù)器的Web網(wǎng)頁實(shí)現(xiàn)

摘要：本文介紹了嵌入式北斗網(wǎng)絡(luò)時(shí)間服務(wù)器的基本功能，重點(diǎn)講述了如何在該設(shè)備中添加Web網(wǎng)頁的方法及實(shí)現(xiàn)過程，以及在嵌入式設(shè)備中添加此功能應(yīng)該考慮的資源因素。關(guān)鍵詞：TCP/IP；HTTP；Cortex-M4；RAM；鏈表?1 時(shí)間服務(wù)器功能描述北斗衛(wèi)星接收終端接收北斗導(dǎo)航衛(wèi)星發(fā)射的 RNSS （Radio Navigation Satellite System，無線導(dǎo)航衛(wèi)星系統(tǒng)）無線電波信號(hào)，在設(shè)備內(nèi)部通過 PVT 解算，計(jì)算出用戶當(dāng)前的位置、速度以及時(shí)間信息。北斗的時(shí)間信息具
關(guān)鍵字： 202208 TCP/IP HTTP Cortex-M4 RAM 鏈表

IAR Systems 助力韓國 Osong Medical Innovation Foundation（KBIO Health）開發(fā)先進(jìn)醫(yī)療設(shè)備

全球嵌入式開發(fā)軟件工具和服務(wù)供應(yīng)商 IAR Systems宣布，其嵌入式軟件開發(fā)工具 IAR Embedded Workbench 正被韓國 Osong Medical Innovation Foundation（KBIO Health）用于開發(fā)尖端醫(yī)療設(shè)備，加快智能醫(yī)療平臺(tái)發(fā)展。Osong Medical Innovation Foundation（KBIO Health）是隸屬于韓國保健福祉部的公共機(jī)構(gòu)，旨在為開發(fā)世界一流的新藥和先進(jìn)醫(yī)療設(shè)備打造核心支持基礎(chǔ)設(shè)施，以振興醫(yī)療研發(fā)，并推廣研究成果。KB
關(guān)鍵字： IAR Embedded Workbench KBIO Health 醫(yī)療設(shè)備

IAR Embedded Workbench已全面支持極海半導(dǎo)體APM32系列MCU

IAR Embedded Workbench for Arm 9.30已全面支持極海半導(dǎo)體APM32系列MCU芯片，廣泛應(yīng)用于智慧家庭、高端消費(fèi)電子、汽車電子、工業(yè)控制、智慧能源等領(lǐng)域，為國產(chǎn)芯片保駕護(hù)航全球領(lǐng)先的嵌入式開發(fā)軟件工具和服務(wù)提供商IAR Systems日前宣布：其最新發(fā)布的IAR Embedded Workbench for Arm 9.30已全面支持極海半導(dǎo)體APM32系列MCU芯片。極海高性能、高集成度、低功耗的APM32系列工業(yè)級(jí)/車規(guī)級(jí)MCU廣泛應(yīng)用于智慧家庭、高端消費(fèi)電子、汽車電子
關(guān)鍵字： IAR MCU 極海半導(dǎo)體

Inuitive 與 Arteris IP 合作為邊緣設(shè)備提供下一代視覺處理技術(shù)

Inuitive? 和業(yè)界領(lǐng)先的提供片上網(wǎng)絡(luò)(NoC)互連和IP部署軟件以加快系統(tǒng)級(jí)芯片(SoC)創(chuàng)建的系統(tǒng)IP供應(yīng)商 Arteris? Inc.今天宣布，Inuitive 已為其下一代計(jì)算機(jī)視覺平臺(tái)部署了 Arteris FlexNoC? 互連 IP。該技術(shù)解決了連接和時(shí)序收斂的挑戰(zhàn)，可以實(shí)現(xiàn)先進(jìn)的下一代前沿視覺處理器所需的激進(jìn)性能目標(biāo)。這些先進(jìn)的 SoC 將擴(kuò)展多核視覺處理并增強(qiáng)高質(zhì)量的深度傳感。這些芯片將部署在 3D 深度成像、物體識(shí)別和跟蹤，以及其他使用計(jì)算機(jī)視覺算法的各種應(yīng)用中，比如增強(qiáng)現(xiàn)實(shí)、虛
關(guān)鍵字： Arteris IP 視覺處理器

燦芯半導(dǎo)體推出兩項(xiàng)創(chuàng)新技術(shù)用于DDR物理層

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應(yīng)）兩項(xiàng)技術(shù)。這兩項(xiàng)技術(shù)已經(jīng)開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進(jìn)行部署，將為客戶帶來更高效、更穩(wěn)定的全新體驗(yàn)。 Zero-Latency （零延遲）技術(shù)在讀數(shù)據(jù)通路上，采用了兩種可選的、獨(dú)特的采樣方式進(jìn)行數(shù)據(jù)轉(zhuǎn)換，而不像其他DDR物理層供貨商采用FIFO進(jìn)行跨時(shí)鐘域轉(zhuǎn)換，此技術(shù)將延遲降低
關(guān)鍵字：燦芯 DDR IP