fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

實(shí)例分析！晶振為什么不能放置在PCB邊緣？

某行車(chē)記錄儀，測(cè)試的時(shí)候要加一個(gè)外接適配器，在機(jī)器上電運(yùn)行測(cè)試時(shí)發(fā)現(xiàn)超標(biāo)，具體頻點(diǎn)是84MHz、144MHz、168MHz，需要分析其輻射超標(biāo)產(chǎn)生的原因，并給出相應(yīng)的對(duì)策。輻射測(cè)試數(shù)據(jù)·如下：輻射源頭分析該產(chǎn)品只有一塊PCB，其上有一個(gè)12MHz的晶體。其中超標(biāo)頻點(diǎn)恰好都是12MHz的倍頻，而分析該機(jī)器容易EMI輻射超標(biāo)的屏和攝像頭，發(fā)現(xiàn)LCD-CLK是33MHz，而攝像頭MCLK是24MHz；通過(guò)排除發(fā)現(xiàn)去掉攝像頭后，超標(biāo)點(diǎn)依然存在，而通過(guò)屏蔽12MHz晶體，超標(biāo)點(diǎn)有降低，由此判斷144MHz超標(biāo)點(diǎn)與晶
關(guān)鍵字： PCB 電路設(shè)計(jì) 晶振

盤(pán)點(diǎn)PCB設(shè)計(jì)中最常見(jiàn)的錯(cuò)誤，看看你中了幾條？

在硬件電路設(shè)計(jì)的過(guò)程中，難免犯錯(cuò)，下面羅列出在 PCB 設(shè)計(jì)中最常見(jiàn)到的五個(gè)設(shè)計(jì)問(wèn)題以及相應(yīng)的對(duì)策。管腳錯(cuò)誤串聯(lián)線性穩(wěn)壓電源比起開(kāi)關(guān)電源更加便宜，但電能轉(zhuǎn)效率低。通常情況下，鑒于容易使用和物美價(jià)廉，很多工程師選擇使用線性穩(wěn)壓電源。但需要注意，雖然使用起來(lái)很方便，但它會(huì)消耗大量的電能，造成大量熱量擴(kuò)散。與此形成對(duì)比的是開(kāi)關(guān)電源設(shè)計(jì)復(fù)雜，但效率更高。然而需要大家注意的是，一些穩(wěn)壓電源的輸出管腳可能相互不兼容，所以在布線之前需要確認(rèn)芯片手冊(cè)中相關(guān)的管腳定義。布線錯(cuò)誤設(shè)計(jì)與布線之間的比較差異是造成 PCB 設(shè)計(jì)最
關(guān)鍵字： PCB 電路設(shè)計(jì)

嵌入式FPGA（eFPGA）為SoC帶來(lái)了新的靈活性

引言隨著嵌入式系統(tǒng)的不斷發(fā)展，設(shè)計(jì)師面臨著越來(lái)越多的挑戰(zhàn)。功能性和連接性增加了集成的復(fù)雜性，尤其是在設(shè)計(jì)系統(tǒng)級(jí)芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構(gòu)來(lái)管理系統(tǒng)。本文將探討嵌入式FPGA（eFPGA）的結(jié)構(gòu)，并探討如何在保持最大靈活性的同時(shí)，實(shí)現(xiàn)硅資源的最佳優(yōu)化。高級(jí)SoC設(shè)計(jì)取代板級(jí)系統(tǒng)我們正進(jìn)入一個(gè)將許多傳統(tǒng)PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設(shè)計(jì)團(tuán)隊(duì)未能加入正確的功能，或者在設(shè)計(jì)部分發(fā)現(xiàn)了漏洞，他們可能會(huì)錯(cuò)失市場(chǎng)機(jī)會(huì)或時(shí)間節(jié)點(diǎn)。傳統(tǒng)上，F(xiàn)PGA常用于原型設(shè)計(jì)、在PC
關(guān)鍵字： FPGA

常見(jiàn)電路板GND與外殼GND之間接一個(gè)電阻一個(gè)電容，為什么？

外殼是金屬的，中間是一個(gè)螺絲孔，也就是跟大地連接起來(lái)了。這里通過(guò)一個(gè)1M的電阻跟一33個(gè)1nF的電容并聯(lián)，跟電路板的地連接在一起，這樣有什么好處呢？外殼地如果不穩(wěn)定或者有靜電之類(lèi)的，如果與電路板地直接連接，就會(huì)打壞電路板芯片，加入電容，就能把低頻高壓，靜電之類(lèi)的隔離起來(lái)，保護(hù)電路板。電路高頻干擾之類(lèi)的會(huì)被電容直接接外殼，起到了隔直通交的功能。那為什么又加一個(gè)1M的電阻呢？這是因?yàn)?，如果沒(méi)有這個(gè)電阻，電路板內(nèi)有靜電的時(shí)候，與大地連接的0.1uF的電容是隔斷了與外殼大地的連接，也就是懸空的。這些電荷積累到一定
關(guān)鍵字： PCB 電路設(shè)計(jì)

DC-DC轉(zhuǎn)換設(shè)計(jì)的要點(diǎn)

DC-DC轉(zhuǎn)換器可以實(shí)現(xiàn)各種電壓電平的高效電源轉(zhuǎn)換和供電，但是隨著需求的不斷上升，需要更高功率密度更高效率以及更小的尺寸，DC-DC轉(zhuǎn)換的PCB設(shè)計(jì)就更為重要了。下面說(shuō)一說(shuō)DC-DC轉(zhuǎn)換器PCB設(shè)計(jì)的一些要點(diǎn)：走線長(zhǎng)度在高頻轉(zhuǎn)換器中，承載高速開(kāi)關(guān)信號(hào)的走線長(zhǎng)度對(duì)于保持信號(hào)完整性和降低EMI至關(guān)重要。較長(zhǎng)的走線可以充當(dāng)天線并輻射電磁能量，可能會(huì)對(duì)其他組件或電路造成干擾，此外，較長(zhǎng)的走線可能會(huì)引起延遲、信號(hào)反射、寄生效應(yīng)，從而導(dǎo)致轉(zhuǎn)換器效率和穩(wěn)定性降低。因此走線長(zhǎng)度應(yīng)該盡可能短，尤其是對(duì)于高速時(shí)鐘和數(shù)據(jù)時(shí)鐘，
關(guān)鍵字： DC-DC 轉(zhuǎn)換器 PCB EMI

電源設(shè)計(jì)，這些細(xì)節(jié)要知道

1. 變壓器圖紙、PCB、原理圖這三者的變壓器飛線位號(hào)需一致。理由：安規(guī)認(rèn)證要求這是很多工程師在申請(qǐng)安規(guī)認(rèn)證提交資料時(shí)會(huì)犯的一個(gè)毛病。2.X電容的泄放電阻需放兩組。理由：UL62368、CCC認(rèn)證要求斷開(kāi)一組電阻再測(cè)試X電容的殘留電壓。很多新手會(huì)犯的一個(gè)錯(cuò)誤，修正的辦法只能重新改PCB Layout，浪費(fèi)自己和采購(gòu)打樣的時(shí)間。3.變壓器飛線的PCB孔徑需考慮到最大飛線直徑，必要是預(yù)留兩組一大一小的PCB孔。理由：避免組裝困難或過(guò)爐空焊問(wèn)題因?yàn)榘惨?guī)申請(qǐng)認(rèn)證通常會(huì)有一個(gè)系列，比如說(shuō)24W申請(qǐng)一個(gè)系列，其中包含
關(guān)鍵字：電源設(shè)計(jì) PCB 變壓器

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）在當(dāng)今的眾多技術(shù)中發(fā)揮著重要作用。從航空航天和國(guó)防到消費(fèi)電子產(chǎn)品，再到關(guān)鍵基礎(chǔ)設(shè)施和汽車(chē)行業(yè)，F(xiàn)PGA在我們生活中不斷普及。與此同時(shí)對(duì)FPGA器件的威脅也在不斷增長(zhǎng)。想要開(kāi)發(fā)在FPGA上運(yùn)行（固件）的IP需要花費(fèi)大量資源，受這些FPGA保護(hù)的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標(biāo)。防止IP盜竊、客戶數(shù)據(jù)泄露和系統(tǒng)整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應(yīng)用的基礎(chǔ)，在某些地區(qū)有相應(yīng)法律要求（例如，歐盟的GDPR、美國(guó)的HIPAA、英國(guó)的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA

【實(shí)戰(zhàn)】一個(gè)Buck電路設(shè)計(jì)的完整過(guò)程

設(shè)計(jì)需求：硬十開(kāi)發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統(tǒng)應(yīng)用于一個(gè)USB傳輸，可以進(jìn)行多通道ADC數(shù)據(jù)采集的項(xiàng)目。整體框圖如下：實(shí)物如下：1、Buck控制器選型電源框圖制作過(guò)程，可以參考前期文檔：硬件總體設(shè)計(jì)之 “專(zhuān)題分析”我們可以看到在電源樹(shù)中，分別需要實(shí)現(xiàn)：5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器（集成Mosfet）是杰華特的JW5359從Datasheet我們可以看到：1、輸入電壓范圍滿足要求4.5V~18V2、輸出電流可以達(dá)到
關(guān)鍵字：電路設(shè)計(jì) FPGA BUCK電路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開(kāi)發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

PCB發(fā)展簡(jiǎn)史

與歷史上的許多其他偉大發(fā)明一樣，我們今天所知的印刷電路板(PCB) 是建立在整個(gè)歷史進(jìn)步的基礎(chǔ)之上的。在我們這個(gè)世界的小角落，可以追溯到 130 多年前 PCB 的歷史，當(dāng)時(shí)世界上偉大的工業(yè)機(jī)器剛剛開(kāi)始運(yùn)轉(zhuǎn)。我們將在本文中介紹的不是完整的歷史，而是將 PCB 轉(zhuǎn)變?yōu)榻裉斓臉幼拥闹匾獣r(shí)刻。為什么是PCB？隨著時(shí)間的推移，PCB 已經(jīng)發(fā)展成為優(yōu)化電子產(chǎn)品制造的工具。曾經(jīng)很容易用手組裝的東西很快就讓位于需要機(jī)械精度和效率的微觀組件。以下圖所示的兩塊電路板為例。一個(gè)是 1960 年代制造的用于計(jì)算器的舊板。另一種
關(guān)鍵字： PCB

國(guó)產(chǎn)FPGA，走到哪一步了？

隨著人工智能（AI）技術(shù)的飛速發(fā)展，其應(yīng)用邊界不斷拓寬，從簡(jiǎn)單的圖像識(shí)別到復(fù)雜的自然語(yǔ)言處理，再到自動(dòng)駕駛、智能制造等前沿領(lǐng)域，AI 正以前所未有的速度改變著我們的世界。在這場(chǎng) AI 革命中，深度學(xué)習(xí)作為其核心驅(qū)動(dòng)力，不斷推動(dòng)著算法與模型的革新，同時(shí)也對(duì)計(jì)算資源提出了更為嚴(yán)苛的要求。誕生于 1985 年的 FPGA 雖然問(wèn)世時(shí)間不長(zhǎng)，但已經(jīng)憑借「可編程」的獨(dú)特優(yōu)勢(shì)，在百花齊放的芯片浪潮中奪得一席之地，成為 GPU 芯片的又一勁敵。FPGA 的特點(diǎn)FPGA 芯片是基于可編程器件（PAL、GAL、CPLD）發(fā)
關(guān)鍵字： FPGA

將ASIC IP核移植到FPGA上——明了需求和詳細(xì)規(guī)劃以完成充滿挑戰(zhàn)的任務(wù)

本文從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第一篇，作為全球領(lǐng)先的驗(yàn)證解決方案和設(shè)計(jì)IP提供商，SmartDV的產(chǎn)品研發(fā)及
關(guān)鍵字： FPGA SmartDV

如何確保PCB設(shè)計(jì)文件滿足SMT加工要求？看這里！

在電子制造業(yè)中，表面貼裝技術(shù)（SMT）已成為主流的生產(chǎn)方式，其高效、精密的特點(diǎn)要求PCB設(shè)計(jì)文件必須符合嚴(yán)格的加工標(biāo)準(zhǔn)。一、文件完整性檢查1.1 PCB原理圖與Gerber文件首先，需要確認(rèn)客戶是否提供了完整的PCB原理圖及相應(yīng)的Gerber文件。PCB原理圖應(yīng)包含所有器件名、引腳數(shù)、引腳定義、接線電性、電氣參數(shù)等信息，這是PCB設(shè)計(jì)的基礎(chǔ)。Gerber文件則是PCB設(shè)計(jì)軟件生成的，用于指導(dǎo)實(shí)際生產(chǎn)的文件，包括外層道銅、內(nèi)層道銅、表面噴錫、過(guò)孔連通等關(guān)鍵信息。1.2 BOM表BOM表（Bill of Ma
關(guān)鍵字： PCB 電路設(shè)計(jì)

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布為其領(lǐng)先的小尺寸FPGA產(chǎn)品中再添一款邏輯優(yōu)化的全新萊迪思Certus-NX? FPGA器件。新產(chǎn)品包括兩款新器件，即Certus-NX-28?和Certus-NX-09?，擁有多種封裝選項(xiàng)，可提供行業(yè)領(lǐng)先的低功耗、小尺寸和可靠性以及靈活的遷移選項(xiàng)。這些器件旨在加速?gòu)V泛的通信、計(jì)算、工業(yè)和汽車(chē)應(yīng)用。萊迪思半導(dǎo)體產(chǎn)品營(yíng)銷(xiāo)副總裁Dan Mansur表示：“萊迪思致力于在小型、低功耗FPGA領(lǐng)域持續(xù)創(chuàng)新，為我們的客戶提供優(yōu)化的解決方案，滿足空間受限的應(yīng)用需求，
關(guān)鍵字：萊迪思 FPGA 小型FPGA

PCB焊盤(pán)上，到底可不可以打過(guò)孔

在設(shè)計(jì)電路板時(shí)，有時(shí)因?yàn)榘遄用娣e的限制，或者走線比較復(fù)雜，會(huì)考慮將過(guò)孔打在貼片元件的焊盤(pán)上。一直以來(lái)都分為支持和反對(duì)兩種意見(jiàn)。現(xiàn)將兩種觀點(diǎn)簡(jiǎn)述如下。支持：網(wǎng)友A一般需要在焊盤(pán)上打過(guò)孔的目的是增強(qiáng)過(guò)電流能力或加強(qiáng)散熱，因此背面主要是鋪銅接電源或地，很少會(huì)放貼片元件，這樣為防止在回流焊時(shí)漏錫，可以將過(guò)孔背面加綠油，問(wèn)題也就解決了，在我接觸過(guò)的服務(wù)器主板電源部分都是這么處理的.反對(duì)：網(wǎng)友B一般貼片元件可以采用回流焊工藝或波峰焊工藝中的一種,波峰焊要求焊盤(pán)密度不宜太高,焊盤(pán)太密容易造成連錫短路, 貼片IC腳都比較
關(guān)鍵字： PCB 電路設(shè)計(jì)