EEPW首頁(yè) >>
主題列表 >>
fsp:fpga-pcb
fsp:fpga-pcb 文章 進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)
基于A(yíng)RM內(nèi)核SoC的FPGA 驗(yàn)證環(huán)境設(shè)計(jì)方法
- 注意:時(shí)鐘電路的頻率調(diào)節(jié)最終通過(guò)驅(qū)動(dòng)軟件進(jìn)行各個(gè)參數(shù)的配置,在FPGA 內(nèi)應(yīng)有相應(yīng)的配置寄存器,同樣,下面的復(fù)位 ...
- 關(guān)鍵字: 驗(yàn)證平臺(tái) SoC FPGA 內(nèi)核電壓 預(yù)充電 ARM處理器 實(shí)時(shí)解碼 復(fù)位電路 系統(tǒng)復(fù)位 配置寄存器
FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊

- 引言 LCD正在迅速成為汽車(chē)內(nèi)的標(biāo)準(zhǔn)部件。隨著LCD技術(shù)的發(fā)展,迫切需要采用更好的顯示圖形內(nèi)容控制和產(chǎn)生方法。傳統(tǒng)上,低成本汽車(chē)信息娛樂(lè)應(yīng)用采用基于字符的LCD和真空熒光(VF)顯示屏,而低成本彩色薄膜晶體管(TFT)技術(shù)很快成為最突出的選擇方案,但在現(xiàn)有的低成本應(yīng)用體系結(jié)構(gòu)中采用彩色TFT有很大的難度。大部分低成本平臺(tái)沒(méi)有足夠的處理帶寬,特別是缺少帶有LCD控制器的處理器來(lái)控制并驅(qū)動(dòng)彩色TFT LCD。此外,大部分現(xiàn)有的體系結(jié)構(gòu)并沒(méi)有足夠的動(dòng)態(tài)和非易失存儲(chǔ)器來(lái)存儲(chǔ)LCD需要的圖形內(nèi)容。更復(fù)雜的設(shè)計(jì)
- 關(guān)鍵字: FPGA 嵌入式處理 顯示模塊 200811
CERN科學(xué)家利用Virtex-4 FPGA進(jìn)行大爆炸研究

- CERN ScientistsUseVirtex-4 FPGAs for Big Bang Research 在法國(guó)瑞士邊境的地下隧道中,歐洲核子研究中心的科學(xué)家們正在準(zhǔn)備進(jìn)行一項(xiàng)稱(chēng)為“大型離子撞擊實(shí)驗(yàn) -ALICE(A Large Ion Collider Experiment)”的實(shí)驗(yàn)。 他們將利用世界上最強(qiáng)大的粒子加速器將兩束重鉛離子加速到接近光速的速度,并控制他們迎頭相撞,試圖重新創(chuàng)造出據(jù)說(shuō)僅在宇宙大爆炸后短暫存在過(guò)的條件。 CERN科學(xué)家預(yù)計(jì)每次相撞將會(huì)釋放出巨
- 關(guān)鍵字: CERN Virtex-4 FPGA 200811
基于IM14400的三相正弦波變頻電源設(shè)計(jì)
- 關(guān)鍵字: DC/DC FPGA SPWM
選擇合適的電源連接器
- 關(guān)鍵字: PCB 電源連接器 測(cè)試
開(kāi)關(guān)穩(wěn)壓電源設(shè)計(jì)中PCB設(shè)計(jì)規(guī)范技術(shù)總結(jié)
- 在電源設(shè)計(jì)與制作中,PCB的設(shè)計(jì)與制作都是至關(guān)重要的。在任何開(kāi)關(guān)電源設(shè)計(jì)中,PCB板的物理設(shè)計(jì)都是最后一個(gè)...
- 關(guān)鍵字: 開(kāi)關(guān)電源 穩(wěn)壓 PCB 規(guī)范 流程
業(yè)界容量最大的ASIC原型電路板采用了Altera Stratix III器件

- 2008年11月11號(hào),北京——Altera公司(NASDAQ: ALTR)今天宣布,Dini集團(tuán)在其業(yè)界容量最大的單板FPGA原型引擎中采用了具有340K邏輯單元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引腳封裝的20片EP3SL340 FPGA,每個(gè)器件提供1,104個(gè)用戶(hù)I/O,容量等價(jià)于5千萬(wàn)ASIC邏輯門(mén)??蛻?hù)設(shè)計(jì)無(wú)線(xiàn)通信、網(wǎng)絡(luò)和圖形處理應(yīng)用等定制ASIC時(shí),可以利用這一超大容量原型電路板來(lái)驗(yàn)
- 關(guān)鍵字: Altera Dini集團(tuán) Altera Stratix III FPGA ASIC
采用FPGA來(lái)實(shí)現(xiàn)自適應(yīng)波束形成算法
- 1引言在雷達(dá)及聲納信號(hào)處理系統(tǒng)中,波束形成算法通常采用DSP軟件編程實(shí)現(xiàn),控制邏輯電路采用CPLD來(lái)...
- 關(guān)鍵字: FPGA 聲納系統(tǒng) 最小均方自適應(yīng)算法
DSP+FPGA實(shí)時(shí)信號(hào)處理系統(tǒng)
- 實(shí)時(shí)信號(hào)處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實(shí)時(shí)性;其次對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性...
- 關(guān)鍵字: DSP FPGA 信號(hào)處理 實(shí)時(shí)操作
fsp:fpga-pcb介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
