首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

PCB LAYOUT(2):直插元器件與AI工藝

  •   之前講到,能用貼片元器件就不用直插元器件,那么直插元器件選擇的依據是:能用機器自動打的(AI), 就不選用人工手插的(MI)。   一般的貼片元器件都可以用貼片機進行貼片,在距離、高度、外形等方面基本上沒有什么特殊要求,都可以進行貼片。   AI工藝比較麻煩一點,有些元器件不能AI,一般編帶的元器件都可以AI(否則為什么編帶呢,就是方便AI)。附件中有一個關于AI工藝的培訓。知道這些以后,在LAYOUT時,元器件的間距、元器件的大小、腳距、焊盤孔徑這些都應注意。   下面結合一下實例,圖中為一拼
  • 關鍵字: PCB  LAYOUT  貼片元器件  

奧迪在量產車中選用Altera SoC FPGA,實現“導航駕駛”功能

  •   Altera公司今天宣布,奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現場可編程門陣列(FPGA),實現量產。奧迪是自動駕駛汽車技術的領先者,奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴,他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能,突出奧迪在導航駕駛和駐車方面的優(yōu)勢,而這些是專用標準產品(ASSP)解決方案無法實現的。   Altera的Cyclone V SoC FPGA結合了可編程邏輯和雙核ARM C
  • 關鍵字: Altera  SoC  FPGA  

基于FPGA的FIR濾波器的誤差分析

  •   數字濾波器作為數字信號處理技術的重要組成部分之一,已廣泛應用于信號分離、恢復、整形等重要場合。在工程實踐中,往往要求對信號處理要有實時性和靈活性,而基于FPGA的FIR濾波器因其嚴格的線性相位和簡單的設計步驟而應用廣泛。本文不僅對基于FPGA設計的FIR濾波器進行了簡單的誤差分析,包括絕對誤差與相對誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進行比較分析,驗證了該濾波器在工程應用中是適應的,滿足了設計的要求。   基于FPGA的FIR濾波器的誤差分析.pdf
  • 關鍵字: FPGA  FIR濾波器  

基于FPGA的FIR數字濾波器設計與仿真

  •   實現數字化是控制系統(tǒng)的重要發(fā)展方向,而數字信號處理已在通信、語音、圖像、自動控制、雷達、軍事、航空航天等領域廣泛應用。數字信號處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數字濾波是重要環(huán)節(jié),它能滿足濾波器對幅度和相位特性的嚴格要求,克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應FIR濾波器在設計任意幅頻特性的同時能夠保證嚴格的線性相位特性。利用FPGA可以重復配置高精度的FIR濾波器,使用VHDL硬件描述語言改變?yōu)V波器的系數和階數,并能實現大量的卷積運算算法。結合MA
  • 關鍵字: FPGA  FIR  數字濾波器  

基于XC2V1000型FPGA的FIR抽取濾波器的設計

  •   1 引言   抽取濾波器廣泛應用在數字接收領域,是數字下變頻器的核心部分。目前,抽取濾波器的實現方法有3種:單片通用數字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數字濾波器很方便,但字長和階數的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢?,F場可編程門陣列(FPGA)有著規(guī)整的內部邏輯陣列和豐富的連線資源,特別適用于數字信號處理,但長期以來,用FPGA實現抽取濾波器比較復雜,其原因主要是FPGA中缺乏實現乘法運算的有效結構。現在,FPGA集成了乘法器
  • 關鍵字: FPGA  抽取濾波器  

二維FIR濾波器的FPGA實現

  •   O 引言   二維有限長單位脈沖響應濾波器(2D—FIR)用于對二維信號的處理,如在通信領域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復數運算并且實時性要求高,如果不對算法作優(yōu)化在技術上很難實現。目前主要設計方案是利用FPGA廠商提供的一維FIR知識產權核(IP),組成二維濾波器[2]。這種方案沒有考濾復數運算的特點,不可能在算法上優(yōu)化,而且IP核的內部代碼是不可修改的,因此在不同廠商的器件上不可移植。2D_FIR的復數運算都需轉成實數運算來實現的,而其中
  • 關鍵字: FIR濾波器  FPGA  

基于FPGA分布式算法的低通FIR濾波器的設計與實現

  •   0 引言   傳統(tǒng)數字濾波器硬件的實現主要采用專用集成電路(ASIC)和數字信號處理器(DSP)來實現。FPGA內部的功能塊中采用了SRAM的查找表(lo-ok up table,LUT)結構,這種結構特別適用于并行處理結構,相對于傳統(tǒng)方法來說,其并行度和擴展性都很好,它逐漸成為構造可編程高性能算法結構的新選擇。   分布式算法是一種適合FPGA設計的乘加運算,由于FPGA中硬件乘法器資源有限,直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算,設計了一種基于分布式算法低通FI
  • 關鍵字: FPGA  濾波器  DSP  

基于FPGA 的FIR 數字濾波器設計方案

  •   本文簡要介紹了FIR數字濾波器的結構特點和基本原理,提出基于FPGA和DSP Builder的FIR數字濾波器的基本設計流程和實現方案。   在Matlab/Simulink環(huán)境下,采用DSP Builder模塊搭建FIR模型,根據FDATool工具對FIR濾波器進行了設計,然后進行系統(tǒng)級仿真和ModelSim功能仿真,其仿真結果表明其數字濾波器的濾波效果良好。通過SignalCompiler把模型轉換成VHDL語言加入到FPGA的硬件設計中,從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
  • 關鍵字: FPGA  FIR  數字濾波器  

Manz亞智科技全新“超細線路整體解決方案”整合PCB行業(yè)干、濕制程生產設備, 實現一站式服務

  •   隨著市場競爭的日益激烈,各大廠商對于電路板生產的要求也在不斷提高,其中“干濕制程生產技術相結合”已然成為該領域亟待突破的技術大關。秉持著整合高科技制程來迎合市場趨勢的技術發(fā)展理念,全球著名高科技設備制造商Manz亞智科技近日攜手KLEO公司,推出全新“超細線路整合解決方案”,成為業(yè)界首個且唯一可為印刷電路板行業(yè)整合干、濕制程生產設備的整體解決方案供應商。KLEO公司提供的“激光直接成像系統(tǒng)CB20Hvtwinstage” 工具,助
  • 關鍵字: 亞智科技  PCB  KLEO  

零基礎學FPGA(五)Verilog語法基基礎基礎(下)

  •   9、關于任務和函數的小結,挑幾點重要的說一下吧   (1)任務具有多個輸入、輸入/輸出和輸出變量,在任務重可以使用延遲、事件和時序控制結構,在任務重可以調用其它任務和函數。與任務不同,函數具有返回值,而且至少要有一個輸入變量,而且在函數中不能使用延遲、事件和時序控制結構,函數可以條用函數,但是不能調用任務。   (2)在聲明函數時,系統(tǒng)會自動的生成一個寄存器變量,函數的返回值通過這個寄存器返回到調用處。   (3)函數和任務都包含在設計層次中,可以通過層次名對他們實行調用。這句話什么意思啊?
  • 關鍵字: FPGA  Verilog  

零基礎學FPGA(四)Verilog語法基基礎基礎(中)

  •   我們接著上篇文章繼續(xù)學習,上次提到了兩種賦值語句,讓我們接著往下學。   1、塊語句   塊語句包括兩種,一個是順序塊,一個是并行塊。   (1)順序快   順序快就好比C語言里的大括號“{ }”,在Verilog語法中,用begin…end代替。這里只需要知道,在begin…end中間的語句是順序執(zhí)行的就行了。   (2)并行塊   并行塊可以算是一個新的知識點,與順序塊最大的不同就是并行塊中的語句是同時開始執(zhí)行的,要想控制語句的先后順
  • 關鍵字: FPGA  Verilog  

零基礎學FPGA(三)Verilog語法基基礎基礎(上)

  •   這幾天復習了一下Verilog的語法知識,就借此寫寫我對這些東西的想法吧。感覺呢,是和C語言差不多,具有C語言基礎的朋友學起來應該沒什么問題,和C語言相同的地方就不說了吧,重點說一下不同點吧。   1、模塊的結構   模塊呢,是Verilog的基本設計單元,它主要是由兩部分組成,一個是接口,另一個是邏輯。下面舉一個小例子說明一下:   module xiaomo (a,b,c,d);   input a,b;   output c,d;   assign c=a|b;   assign
  • 關鍵字: FPGA  Verilog   

高頻PCB布線的設計與技巧

  •   PCB又被稱為印刷電路板(Printed Circuit Board),它可以實現電子元器件間的線路連接和功能實現,也是電源電路設計中重要的組成部分。今天就將以本文來介紹在PCB設計中的高頻電路布線技巧。   多層板布線:   高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須,也是降低干擾的有效手段。在PCB Layout階段,合理的選擇一定層數的印制板尺寸,能充分利用中間層來設置屏蔽,更好地實現就近接地,并有效地降低寄生電感和縮短信號的傳輸長度,同時 還能大幅度地降低信號的交叉干擾等
  • 關鍵字: PCB  Layout  

示波器高刷新率是如何煉成的

  •   之前有一篇文章提到《為何示波器廠商從不提及刷新率》,講述了市面上各示波器廠商在刷新率參數上的市場現狀。而很多示波器用戶無不關心示波器的刷新率指標,近期我司FAE在與客戶交流時,很多客戶對ZDS2022示波器具有33萬次幀/秒的高刷新率很感興趣,這樣高的刷新率到底是怎樣做出來的呢?   什么是波形刷新率?   波形刷新率又叫波形捕獲率,指的是每秒鐘波形刷新的次數,表示為波形數每秒(wfms/s)。事實上,示波器從采集信號到屏幕上顯示出信號波形的過程,是由若干個捕獲周期組成的。一個捕獲周期包括采樣時間
  • 關鍵字: 示波器  ZDS2022  FPGA  

搭建電路的N種方法

  •   搭建電路的方式多種多樣,取決于現有何種工具以及時間是否充裕。設計新電路圖時,通常在最終確定電路結構并進行焊接前,要先在面包板上搭建電路并測試其功能。這樣在初始階段就能及早發(fā)現問題,也有足夠的時間修改設計,而不至于被迫修改焊接部件。   通常第一版設計要在能保持相對長久的載體上實現,例如印刷電路板或者萬用板。   繞接/焊針   在木板上釘上若干釘子,一個簡易的電路就制成了,接下來就可以在釘子之間布線/焊針。我在學校攻讀GCSCs時就是這樣設計了自己的第一個電路。若系統(tǒng)相對復雜,就需要使用專門的電
  • 關鍵字: 電路  面包板  PCB  搭建電路的N種方法  
共8389條 191/560 |‹ « 189 190 191 192 193 194 195 196 197 198 » ›|

fsp:fpga-pcb介紹

您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473