fpga+mpu+mcu 文章最新資訊

世界最低功耗MCU是怎樣煉成的

談到低功耗，工程師似乎并不滿(mǎn)足于產(chǎn)品說(shuō)明書(shū)上的數(shù)據(jù)，而是想了解究竟最低功耗MCU是如何設(shè)計(jì)開(kāi)發(fā)的。筆者在不 ...
關(guān)鍵字：最低功耗 MCU EFM32

瑞薩推出低功耗RL78/L1C LCD微控制器

2013年9月25日，全球領(lǐng)先的先進(jìn)半導(dǎo)體解決方案供應(yīng)商瑞薩電子株式會(huì)社(TSE： 6723)宣布推出40款全新的RL78/L1C MCU，這些新產(chǎn)品將液晶顯示功能、USB功能以及12位模數(shù)轉(zhuǎn)換器集成在一塊芯片上，擴(kuò)展了倍受歡迎的RL78微控制器產(chǎn)品線(xiàn)。
關(guān)鍵字：瑞薩 LCD MCU

誰(shuí)是業(yè)界速度最快的 Cortex-M 微控制器?

各大廠(chǎng)商Cortex-M0硝煙未散，一場(chǎng)速度的戰(zhàn)爭(zhēng)正在蓄勢(shì)待發(fā)。近日NXP推出其最新產(chǎn)品LPC4370，該產(chǎn)品通過(guò)其 Cortex-M4 內(nèi)核和集成 ADC 刷新了業(yè)界性能水平記錄，不僅僅具有微控制器的基本性能，通過(guò)配置高級(jí)特性和外設(shè)，LPC4370可以完成兩個(gè)或更多個(gè)單片機(jī)的工作。
關(guān)鍵字： Cortex-M 速度微控制器 MCU

萊迪思推出新的超低密度FPGA

2013年10月22日，萊迪思半導(dǎo)體公司(NASDAQ: LSCC)宣布推出新的超低密度iCE40? FPGA，提供世界上最靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動(dòng)設(shè)備成為現(xiàn)實(shí)。iCE40 FPGA系列新增加的器件使客戶(hù)能夠在一個(gè)更小的空間內(nèi)集成更多的功能。
關(guān)鍵字：萊迪思 FPGA 傳感器

美高森美宣布提供低成本IGLOO?2 FPGA評(píng)測(cè)工具套件

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 宣布提供低成本IGLOO?2 FPGA評(píng)測(cè)工具套件，為客戶(hù)提供PCI? Express (PCIe)兼容外形尺寸評(píng)測(cè)平臺(tái)。
關(guān)鍵字：美高森美 FPGA 以太網(wǎng)

STM32再學(xué)習(xí)——時(shí)鐘初始化

STM32F系列微處理器，或者說(shuō)是Cortex-M3內(nèi)核的MCU內(nèi)，都集成了一個(gè)叫PLL的東西。PLL就是鎖相回路或鎖相環(huán)(Phase Locked Loop)，用來(lái)統(tǒng)一整合時(shí)脈訊號(hào)，使內(nèi)存能正確的存取資料。PLL用于振蕩器中的反饋技術(shù)，將外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步,鎖相環(huán)路的基本方框圖如下圖所示。一句話(huà)，PLL用來(lái)控制STM32F的時(shí)鐘頻率的?？偠灾?，STM32F系列MCU使用了這個(gè)東西，而我們?cè)贛CU上電之后，也就要對(duì)其正確的初始化，這樣，我們才能得到我們需要的時(shí)鐘配置。
關(guān)鍵字：微處理器 STM32F PLL MCU 時(shí)鐘

STM32再學(xué)習(xí)——實(shí)時(shí)時(shí)鐘（RTC）

RTC，是Real Time Counter的縮寫(xiě)。在MCU中，其實(shí)是一組連續(xù)計(jì)數(shù)的計(jì)數(shù)器，各個(gè)產(chǎn)品及系列各不相同。因此，在相應(yīng)的軟件配置下，可提供時(shí)鐘日歷的功能。當(dāng)然，修改這個(gè)計(jì)數(shù)器的值也就重新設(shè)置了系統(tǒng)當(dāng)前的時(shí)間和日期。
關(guān)鍵字： RTC 計(jì)數(shù)器 MCU 寄存器時(shí)鐘日歷

STM32再學(xué)習(xí)——DMA控制器

　　DMA這簡(jiǎn)單的三字母表示Direct Memory Access，直譯過(guò)來(lái)就是“直接存儲(chǔ)器存取”，其設(shè)計(jì)目的是提供在外設(shè)和存儲(chǔ)器之間或者存儲(chǔ)器和存儲(chǔ)器之間的高速數(shù)據(jù)傳輸，而無(wú)須MCU的干預(yù)，從而節(jié)省了MCU寶貴的運(yùn)行時(shí)間，為其它操作提供了充足的時(shí)間。
關(guān)鍵字： STM32 DMA 控制器 MCU 寄存器

怎樣更快更好地掌握一款單片機(jī)?

近期，各大廠(chǎng)商都已在不斷的推出自家的MCU的，打上一場(chǎng)價(jià)格和性能戰(zhàn)。對(duì)于這些新MCU，在價(jià)格和性能上都在不斷驅(qū)使著咱們工程師們?nèi)ナ煜ち私馑唐趯?duì)它作出一個(gè)評(píng)估并將其用在自己的項(xiàng)目中去。一般來(lái)說(shuō)學(xué)習(xí)一款新的MCU，怎樣能快速入門(mén)?通過(guò)閱讀一些書(shū)籍和個(gè)人平時(shí)的開(kāi)發(fā)經(jīng)驗(yàn)總結(jié)了以下幾點(diǎn)：
關(guān)鍵字： MCU datasheet 開(kāi)發(fā)工具仿真嵌入式

低功耗MCU助力智能手表電池壽命大增

　　延長(zhǎng)電池使用壽命是智能手表的首要開(kāi)發(fā)考量。為達(dá)成此一目標(biāo)，設(shè)計(jì)人員須選用在工作/動(dòng)態(tài)模式下功耗較低，且能同時(shí)維持高性能運(yùn)作的微控制器(MCU)，并導(dǎo)入快速喚醒功能，以便讓MCU盡可能處于休眠或閑置模式，進(jìn)一步降低系統(tǒng)總體功耗。　　所謂的智能手表該如何定義呢?基本上，智能手表是設(shè)計(jì)成手表外型、可戴式的運(yùn)算裝置，當(dāng)和智慧型手機(jī)無(wú)線(xiàn)連結(jié)時(shí)，可提供更多的智慧型功能。一般常見(jiàn)的功能包括了日曆通知、電子郵件或簡(jiǎn)訊提示。若是同時(shí)還內(nèi)建感應(yīng)器，如加速度計(jì)或溫度感測(cè)器等，智能手表就能夠幫助記錄與監(jiān)控使用者的運(yùn)
關(guān)鍵字： MCU 智能手表

基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合，設(shè)計(jì)了一個(gè)頻率可控的DDS任意波形信號(hào)發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上，分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu)，以及實(shí)現(xiàn)DDS功能的下位機(jī)FPGA器件各模塊化電路的作用。經(jīng)過(guò)設(shè)計(jì)和電路測(cè)試，輸出波形達(dá)到了技術(shù)要求，工作穩(wěn)定可靠。
關(guān)鍵字：信號(hào)發(fā)生器設(shè)計(jì) DDS 儀器 FPGA 虛擬基于

基于FPGA和BU-65170的1553B遠(yuǎn)程終端設(shè)計(jì)與實(shí)現(xiàn)

為了滿(mǎn)足載荷與衛(wèi)星進(jìn)行可靠通信的目的，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA和BU-65170協(xié)議芯片的1553B遠(yuǎn)程終端。自行設(shè)計(jì)了用于控制BU-65170的主控制狀態(tài)機(jī)，采用16位零等待緩沖接口模式，使用單消息和雙緩沖模式進(jìn)行消息傳輸。創(chuàng)新性地引入RS 422總線(xiàn)與1553B總線(xiàn)進(jìn)行通信，方便測(cè)試過(guò)程，結(jié)果直觀(guān)可見(jiàn)。采用專(zhuān)用測(cè)試板卡Alta ECD54-1553對(duì)系統(tǒng)進(jìn)行測(cè)試，獲得預(yù)期的可靠結(jié)果。FPGA取代傳統(tǒng)CPU來(lái)控制1553B通信并集成數(shù)據(jù)傳輸功能，采用Verilog HDL硬件描述語(yǔ)言有利于軟件移植，縮短
關(guān)鍵字：終端設(shè)計(jì) 實(shí)現(xiàn) 遠(yuǎn)程 1553B FPGA BU-65170 基于

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

簡(jiǎn)要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。在Mat lab／Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過(guò)SignalCompiler把模型轉(zhuǎn)換成VHDL語(yǔ)言加入到FPGA的硬件設(shè)計(jì)中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalTapⅡ中得到數(shù)
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 濾波器數(shù)字 FPGA FIR 基于

基于FPGA實(shí)現(xiàn)異步串行通信

為了適應(yīng)全數(shù)字化自動(dòng)控制更加廣泛的應(yīng)用，采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)對(duì)異步串行通信控制器(UART)進(jìn)行多模塊的系統(tǒng)設(shè)計(jì)的方法，使串口通信的集成度更高。對(duì)UART系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解，可分為三個(gè)模塊：FPGA波特率發(fā)生器控制模塊、FPGA數(shù)據(jù)發(fā)送模塊及數(shù)據(jù)接收模塊。采用Venlog語(yǔ)言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13. 4環(huán)境下進(jìn)行設(shè)計(jì)、編譯、綜合、下載。采用第三方仿真工具M(jìn)odelSim進(jìn)行模擬仿真。
關(guān)鍵字：串行通信異步實(shí)現(xiàn) FPGA 基于

基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)

主要針對(duì)目前視頻圖像處理發(fā)展的現(xiàn)狀，結(jié)合FPGA技術(shù)，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片，搭栽專(zhuān)用的編碼解碼芯片進(jìn)行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個(gè)功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計(jì)流程及一些常用技巧來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開(kāi)發(fā)平臺(tái)對(duì)普通相機(jī)輸出的圖像進(jìn)行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
關(guān)鍵字：顯示系統(tǒng) 設(shè)計(jì) 實(shí)現(xiàn) 采集圖像 FPGA 實(shí)時(shí) 視頻基于