- 瑞昱採用聯(lián)電40奈米低功耗製程與新思DesignWare邏輯庫及嵌入式記憶體廣泛組合,達成一次完成硅晶設計(First-Pass Silicon Success)的目標
重點摘要:
? 新思科技、瑞昱半導體與聯(lián)華電子三方合作,讓瑞昱4K2K UHD智慧電視SoC達成一次完成硅晶設計的目標,并獲頒2013年臺北國際電腦展「BC Award金獎」(Best Choice Golden Award) 。
? 新思科技DesignWare邏輯庫及嵌入式記憶體和Galaxy實作平臺
- 關(guān)鍵字:
智慧電視 SoC
- FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強,越來越復雜,對信息處理的需求也急劇增長。為此,F(xiàn)PGA不斷在提高處理能力和吞吐量,CPU也在發(fā)展以滿足下一代雷達的信號處理性能需求。
- 關(guān)鍵字:
FPGA CPU GPU GFLOP 轉(zhuǎn)換器
- 隨著微電子技術(shù)的廣泛普及、計算機技術(shù)的快速發(fā)展,現(xiàn)場信息實時采集系統(tǒng)的性能越來越受到大量關(guān)注。從測試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動態(tài)信息中提取有用數(shù)據(jù)進行現(xiàn)場實時采集并存儲顯得尤為重要。
- 關(guān)鍵字:
PCI FPGA 傳感器 轉(zhuǎn)換器 采集信號
- 本方案采用理論分析與硬件電路設計相結(jié)合的方法進行了系統(tǒng)設計,并用FPGA予以實現(xiàn)。系統(tǒng)仿真與硬件電路測試結(jié)果證實了設計方案的正確性。該鎖相環(huán)的自由振蕩頻率可隨輸入信號頻率的變化而改變,具有電路結(jié)構(gòu)簡單、鎖相范圍廣、鎖定速度快和穩(wěn)態(tài)誤差小等特點。
- 關(guān)鍵字:
FPGA 鎖相環(huán) 振蕩器 濾波器 計數(shù)器
- 圖像在采集過程中不可避免地會受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時量化問題等因素影響而導致圖像無法達到人眼的視覺效果,為了實現(xiàn)人眼觀察或者機器自動分析的目的,對原始圖像所做的改善行為,就被稱作圖像增強技術(shù)。
- 關(guān)鍵字:
傳感器 圖像增強 FPGA PCI VHDL
- 基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW,本文提出了一種通用數(shù)據(jù)采集系統(tǒng)的設計方案。該方案中所設計的系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比結(jié)構(gòu)簡單、開發(fā)周期短、可靠性高、實時性好,并且對于不同應用場合,在FPGA邏輯單元足夠多的情況下可以很簡便地依據(jù)實際情況對其做相應調(diào)整,具有較強的通用性。
- 關(guān)鍵字:
NI FPGA LabVIEW 數(shù)據(jù)采集 光耦隔離
- 載荷圖像可視化是深空探測任務中的重要需求,但受信道帶寬的限制,無法實時傳輸所有載荷數(shù)據(jù),因此星載復接存儲器中圖像的抽取下傳是實現(xiàn)任務可視化的關(guān)鍵。
- 關(guān)鍵字:
存儲器 FPGA 載荷圖像 VCDU FLASH
- 摘要:本文以FPGA作為核心處理器,提出了一種基于FPGA多路機載冗余圖像處理系統(tǒng)的設計方案,實現(xiàn)了對多路DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示,并且信號通道增加冗余設計,因而加強了系統(tǒng)的穩(wěn)定性和可靠性。
- 關(guān)鍵字:
FPGA DVI 視頻 均衡器 SDRAM
- 在汽車電子中廣為采用的微控制器(MCU)正快速面臨時間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是‘創(chuàng)造具有高性價比的高階系統(tǒng)整合’。然而,在此一優(yōu)勢之下,有一些與元件本身相關(guān)的潛在成本是超乎于其單價水平的。例如,若選用的元件無法創(chuàng)造所需特性,則必須增加外部邏輯、軟件或其它整合元件。
- 關(guān)鍵字:
微控制器 FPGA ASIC CPU 嵌入式
- 全球芯片設計及電子系統(tǒng)軟件暨IP領(lǐng)導廠商新思科技(Synopsys)、全球頂尖網(wǎng)絡與多媒體芯片大廠瑞昱半導體以及世界一流的晶圓專工廠聯(lián)華電子,日前宣布共同達成瑞昱RTD2995 UHD智能電視控制器SoC芯片一次完成硅晶設計(first-pass silicon success)的目標
- 關(guān)鍵字:
新思 瑞昱 聯(lián)華 SoC
- 通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設計,同時可以用邏輯資源較少的FPGA器件實現(xiàn)需要很大資源才能實現(xiàn)的程序。以Virtex5系列開發(fā)板和配置存儲器SPI FLASH為基礎,從硬件電路和軟件設計兩個方面對多重配置進行分析,給出了多重配置實現(xiàn)的具體步驟,對實現(xiàn)復雜硬件設計工程有一定的參考價值。
- 關(guān)鍵字:
FPGA Virtex5 FLASH ICAP IPROG 寄存器
- 本文利用ADS1298芯片的高精度,以FPGA為主控制芯片,通過將工頻陷波、帶通濾波等模擬部分轉(zhuǎn)移到數(shù)字側(cè),在保證性能的前提下簡化腦電信號放大與調(diào)理的模擬電路,實現(xiàn)便攜式腦電信號的采集。
- 關(guān)鍵字:
FPGA 信號采集 ADS1298 腦電信號 接口電路
- 2014年2月12日,全球電子設計創(chuàng)新領(lǐng)先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)宣布,瑞昱半導體(Realtek Semiconductor Corp.) 成功運用Cadence? Encounter? RTL Compiler的physical aware RTL合成縮減數(shù)字電視SoC面積,并具體實現(xiàn)在高度整合的多媒體SoC – Imagination PowerVR SGX544MP2的40nm設計上。
- 關(guān)鍵字:
Cadence 瑞昱 SoC GPU
- 2014年2月11日,ARM宣布針對快速成長的主流移動與消費電子產(chǎn)品市場,推出強化版的具有更高性能和功耗效率的IP套件系列產(chǎn)品。
- 關(guān)鍵字:
ARM SoC 處理器
- 富士通半導體(上海)有限公司日前宣布,成功開發(fā)了專為先進的28nmSoC器件量身打造的全新設計方法,不僅能實現(xiàn)更高的電路密度,同時也可有效縮短開發(fā)時間。采用全新設計方法能夠?qū)㈦娐返拿芏忍岣?3%,并可將最終的線路布局時間縮短至一個月。這種設計方法將整合至富士通半導體的各種全新定制化SoC設計方案中,協(xié)助客戶開發(fā)RTL-HandoffSoC器件。富士通半導體預計自2014年2月起將開始接受采用這種全新設計方法的SoC訂單。
采用28nm等頂尖制程工藝的SoC器件需要有越來越多的功能與效能,進而要在
- 關(guān)鍵字:
富士通 SoC
fpga soc介紹
您好,目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。
創(chuàng)建詞條