首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga soc

fpga soc 文章 最新資訊

使用現(xiàn)成SoC實現(xiàn)的高質(zhì)量PDM麥克風(fēng)接口

  • 什么是PDM，它在我的麥克風(fēng)中起什么作用?PDM指脈沖密度調(diào)制，一種用來調(diào)節(jié)雙電平信號的格式之一，即在k概率下處于一種狀態(tài)，在1-k概率下則處于另一種狀態(tài)。如果狀態(tài)分別以1和0來表示，那么可視為某種“邏輯rd
  • 關(guān)鍵字： SoC    PDM麥克風(fēng)接口    調(diào)制器    濾波器  

如何用FPGA實現(xiàn)4G無線球形檢測器

  • MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然檢測器。ML檢測因為比特誤碼率 (BER)性能出眾，非常受歡迎。不過，直接實施的復(fù)雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)
  • 關(guān)鍵字： FPGA  MIMO  

SOPC進階，自定義AD轉(zhuǎn)換IP核設(shè)計全流

  • 今天帶大家來設(shè)計一個自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過我們不再用altera給我們
  • 關(guān)鍵字： fpga    sopc  

SDR SDRAM（架構(gòu)篇）

  • 今天我們來講的是SDRAM的架構(gòu)以及設(shè)計，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個筆記分享給大家，我也試著做了一個SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以下載下來看一下
  • 關(guān)鍵字： SDRAM    FPGA  

SDR SDRAM（理論篇）

  • 由于SDRAM本身就是一個比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
  • 關(guān)鍵字： fpga    sram  

基于FPGA的天線選通電路設(shè)計

  • 某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運動時，天線振子本身與目標(biāo)信號源就會產(chǎn)生相對速度，使振子感應(yīng)到的信號產(chǎn)生了多普勒頻移，通過對振子感應(yīng)信號相位的處理，從而達到測向的目的。而為了提高天
  • 關(guān)鍵字： FPGA  VHDL  選通電路  分頻  

基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計與實現(xiàn)

  • 離散傅里葉變換DFT在通信、控制、信號處理、圖像處理、生物信息學(xué)、計算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長序列的DFT分解為短序列的DFT，大大減少了運算量。FFT的FPGA實
  • 關(guān)鍵字： FFT  FPGA  流水線  并行處理  

一種精確幀同步算法及FPGA實現(xiàn)

  • 在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號，而接收端為了準(zhǔn)確識別和分離出數(shù)據(jù)流中的各路信號，需要采用幀同步算法進行分組檢測和符號同步，其中分組檢測用來識別數(shù)據(jù)分
  • 關(guān)鍵字： 幀同步  相關(guān)  FPGA  衛(wèi)星通信接收機  

基于FPGA的等效時間采樣

  • 在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號頻率的2倍以上
  • 關(guān)鍵字： 等效時間采樣  FPGA  數(shù)據(jù)采集  變頻  

基于PCI CAN的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計

  • CAN總線是當(dāng)前最流行的工業(yè)現(xiàn)場總線之一，PCI則是一種應(yīng)用普遍的高速同步總線，具有32 bit帶寬，時鐘頻率為0～33 MHz，最大傳輸速率可達132 Mbitmiddot;s-1，廣泛應(yīng)用于數(shù)字圖像、語音及數(shù)據(jù)實時采集與處理等領(lǐng)域
  • 關(guān)鍵字： PCI  CAN  FPGA  PCI9054  

基于FPGA的參數(shù)可調(diào)RS422接口電路設(shè)計實現(xiàn)

  • 當(dāng)前應(yīng)用廣泛的串行通信接口標(biāo)準(zhǔn)主要有RS232，RS422和RS485，其中RS232串行通信方式采用單端輸入輸出，傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出，但RS485只有一對雙絞線，只能工作
  • 關(guān)鍵字： FPGA  RS422  接口電路  

基于FPGA有限域構(gòu)造的QC-LDPC分層譯碼器設(shè)計

  • 低密度奇偶校驗(Low Density Parity—Check，LDPC)碼最早于1962年由R.Gallager提出，其實質(zhì)是一類具有稀疏校檢矩陣的線性分組碼。1996年，Mackay、Neal等人證明了LDPC碼是一種具有逼近Shannon極限性能的好碼，
  • 關(guān)鍵字： 有限域乘群  QC-LDPC碼  分層譯碼器  FPGA  

基于FPGA的電子表決器電路的設(shè)計與實現(xiàn)

  • 電子設(shè)計自動化(Electronic Design Automation，EDA)是以計算機為載體，在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于
  • 關(guān)鍵字： 表決器  設(shè)計  FPGA  仿真  

在系統(tǒng)設(shè)計中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？

  • 作為一個系統(tǒng)設(shè)計工程師，經(jīng)常會遇到這個問題：是選用ASIC還是FPGA?讓我們來看一看這兩者有什么不同。所謂ASIC，是專用集成電路(Application Specific Integrated Circuit)的簡稱，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的
  • 關(guān)鍵字： FPGA  ASIC  系統(tǒng)設(shè)計  成本因素  

用FPGA器件提升物聯(lián)網(wǎng)和其它聯(lián)網(wǎng)設(shè)計的安全性

  • 在現(xiàn)今日益趨向超連接的世界(hyper-connected world)中，如何保護新的設(shè)計避免被克隆、反向工程和/或篡改是一項重大挑戰(zhàn)。FPGA器件通過加入滿足器件級安全需求的特性，來幫助實現(xiàn)這些目標(biāo)。日益增長的IoT安全需求物
  • 關(guān)鍵字： SoC FPGA器件   智能卡芯片  存儲器  PUF技術(shù)  
共7987條 128/533 |‹ « 126 127 128 129 130 131 132 133 134 135 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473