SDR SDRAM（理論篇）

作者：時間：2016-10-16 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

由于SDRAM本身就是一個比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理論要懂，代碼設(shè)計，仿真調(diào)試，時序分析，時序約束，都很重要。之前由于只是把代碼寫好了，對時序分析和時序約束這方面的知識還只是空白，所以怎么調(diào)都調(diào)不通。開學(xué)以來，小墨仔仔細(xì)細(xì)的研究了一下時序，也看了不少的資料，對時序也算是有所見解，摸透了倒是不敢說，至少是懂了那些公式的由來，輸入輸出延時的計算，相位偏移的計算，以及源同步時序模型的理解等等，也做了不少的筆記，親手將其數(shù)值計算過，然后再將其添加到我的SDRAM工程之中，經(jīng)過好幾天的調(diào)試，穩(wěn)定不穩(wěn)定倒是不敢說，因為同一個程序換到不同的開發(fā)板上，如果不經(jīng)過重新的時序約束，是很難跑起來的，小墨這幾天就親身經(jīng)歷過，同一段代碼在兩塊板子上不能同時跑，要換約束參數(shù)，當(dāng)然這是受PCB板的布局，SDRAM和FPGA的型號的影響，所以這段代碼的穩(wěn)定性要具體情況具體分析。

本文引用地址：http://2s4d.com/article/201610/308305.htm

代碼的編寫還是參考了啟蒙老師特權(quán)老師的代碼，感覺這段代碼寫的很經(jīng)典，借助特權(quán)老師推薦的《高手進(jìn)階，終極內(nèi)存技術(shù)》這一篇文章，可以很好的理解SDRAM的工作原理，我是這樣學(xué)習(xí)這段代碼的，首先將《高手進(jìn)階，終極內(nèi)存技術(shù)》看一遍，當(dāng)然第一遍不好看懂，然后結(jié)合代碼再一遍一遍的去看工作原理，慢慢的就會明白特權(quán)老師為什么要這么處理了，然后再自己親手將這段代碼敲出來，遇到不懂得可以再去參考源代碼，這樣從頭到尾敲完之后，工作原理這一塊大體上就算是熟悉了，然后是仿真調(diào)試，這是一個漫長的過程，要有耐心，再然后就是學(xué)習(xí)時序，親手將約束值算出來，再根據(jù)時序報告進(jìn)行微調(diào)，直到有一天看到自己從頭到尾做出來的工程，能后順利的跑起來，心中便會產(chǎn)生極大的成就感，那么恭喜你，你在FPGA設(shè)計方面可以算是一個小高手了(和剛開始學(xué)的人相比)。

接下來的文章我打算這么安排，第一篇，也就是這一篇說一下理論，即SDRAM的工作原理和一些參數(shù)的含義，第二篇文章我要給SDRAM的設(shè)計做一個架構(gòu)，就是用狀態(tài)機(jī)的方式，描述每一個過程，給代碼編寫做一個清晰的思路，同時解讀一下特權(quán)老師的代碼和其中比較難懂的設(shè)計方法，最后一篇文章我們從靜態(tài)時序分析寫起，一直寫到SDRAM的收斂，其中包括建立保持時間的余量問題，輸入輸出的延時的計算，SDRAM時鐘相位的計算，以及timequest的使用，時序報告的查看方法等，大概在一兩周的時間寫完，也希望大家多多支持，你們的支持，更是我前進(jìn)的最好動力!

一、從結(jié)構(gòu)說起

先來說一下SDRAM的結(jié)構(gòu)吧。當(dāng)然沒有人家講的那么專業(yè)，只說說我的理解。

1、P-bank

SDRAM，也即我們的內(nèi)存，我們的電腦，手機(jī)等設(shè)備都離不開我們的內(nèi)存。一個設(shè)備運(yùn)行速度的快慢，內(nèi)存起到關(guān)鍵性的作用，就像我們的電腦，開機(jī)之后一般都是把一些應(yīng)用程序加載到內(nèi)存里運(yùn)行，因為RAM的讀寫速度要遠(yuǎn)遠(yuǎn)大于ROM，而我們的SDRAM，即同步動態(tài)隨機(jī)存儲器，就是通過不斷地刷新，充電，防止電容電量的丟失，從而保留住數(shù)據(jù)。與CPU交換數(shù)據(jù)，根據(jù)CPU位寬的不同，要相應(yīng)選擇不同的SDRAM芯片，SDRAM芯片的位寬不等，我們用的這片SDRAM是16位位寬，假設(shè)我們的CPU是64位的，那么我們要想與之匹配，就必須用到4片這樣的SDRAM，才能構(gòu)成64位的位寬，那么由這4片SDRAM 構(gòu)成的芯片集合，我們稱之為物理bank，即P-bank，CPU通過控制SDRAM的片選信號，控制相應(yīng)的芯片

2、L-bank

再往芯片里面看，每一片SDRAM里面，有幾個存儲陣列，我們開發(fā)板上的都是4個存儲陣列，這樣的存儲陣列，我們稱它為邏輯bank，即L-bank。每個存儲陣列里面有2^12行，2^8列,我們可以通過控制SDRAM的地址線，來選中相應(yīng)的行與列，進(jìn)而確定一個存儲單元，每個存儲單元里面就是我們的數(shù)據(jù)了，我們的芯片是16位的，所以我們的存儲單元也就是16位的。

這樣一來，CPU通過片選信號選中一片SDRAM，然后訪問某一個L-bank，通過行列地址確定某一個存儲單元，將存儲單元里的數(shù)據(jù)讀出來送到CPU。這樣看來，芯片的位寬就是我們的存儲單元的位寬，若是一同選中所有SDRAM芯片，那么輸出的也就是16X4=64位的CPU位寬了。

3、芯片容量與內(nèi)存容量

我們來算一下SDRAM的芯片容量，一片SDRAM芯片假設(shè)有4個L-bank，2^12行，2^8列，那么它就含有4 x 2^12 x 2^8個存儲單元，又因為每個存儲單元里面有16位數(shù)據(jù)，因此，我們的芯片容量為 4 x 2^12 x 2^8 x 16 = 64Mbit = 16MB，如果是一個P-bank里面是4片SDRAM的話，那么我們的內(nèi)存容量就是4 x 16 = 64MB

我們再算一下，假如我們的SDRAM的芯片位寬是8位的但是芯片容量不變，即芯片位寬是8位，芯片容量是16MB，那么，要想與64位的CPU匹配，我們需要8片SDRAM，那么我們的內(nèi)存容量就是8 x 16 = 128MB，由此可見，在芯片容量相同的情況下，位寬越小，內(nèi)存容量越大。這就說明了，為什么我們的臺式電腦要用位寬小的芯片，因為臺式電腦空間大，位寬越小，用的芯片越多，內(nèi)存也就越大，相反，我們的手機(jī)就必須用大位寬的芯片，從而節(jié)約空間，但是付出了內(nèi)存容量小的代價，這也說明了為什么我們的手機(jī)或者筆記本電腦不如臺式機(jī)運(yùn)行速度快的原因，在內(nèi)存方面差了一大截

下面是我用畫圖做的一個框架，幫助大家理解

二、工作原理其實不難

這部分我們就按照代碼的順序開始講起

1、初始化

初始化開始，SDRAM需要經(jīng)過一個200us的穩(wěn)定延時，這部分在代碼部分直接做一個計數(shù)器就好了，下面來講一下預(yù)充電

預(yù)充電

官方解釋是 L-Bank關(guān)閉現(xiàn)有工作行，準(zhǔn)備打開新行的操作就是預(yù)充電。也就是說，我們發(fā)送了一個行地址，有發(fā)送了一個列地址，找到了相應(yīng)的存儲單元之后，如果我們想訪問另一個地址，而這個地址不在這一行內(nèi)，那么我們就需要先將這一工作行關(guān)閉，這個過程就是預(yù)充電，然而剛開始我們還沒有發(fā)送行列地址，只是先做一下初始化，以后等我們要發(fā)送行列地址的時候，為了手動設(shè)置預(yù)充電麻煩，我們可以告訴SDRAM在每次尋址完之后自動進(jìn)行預(yù)充電即可

自刷新

我們之所以叫DRAM，就是因為它是動態(tài)的，就是每隔一段時間進(jìn)行一次刷新，確保那些沒有被讀寫過的數(shù)據(jù)不會以為時間長導(dǎo)致電容漏電，從而導(dǎo)致數(shù)據(jù)丟失，因此，每隔一段時間要對存儲單元進(jìn)行一次自刷新，由于存儲體中電容的數(shù)據(jù)有效保存期上限是64ms，因此，我們需要每64ms對所有的存儲體進(jìn)行一次刷新，又因為我們有2^12= 4096行，那么我們來算一下，每刷新一行所要的時間是64ms/4096 = 15us 也就是說，我們每15us需要發(fā)送一個自刷新命令

模式寄存器配置

模式寄存器的配置主要還是用于后面的讀寫操作的，我們先看上面，是地址總線，首先大家不要被他迷惑，我們的地址總線是12位的，行列共用，他前面的兩位bank地址不屬于地址總線范圍，只是在配置的時候需要用到那兩位，所以會將其加進(jìn)來，下面來一一解釋。

關(guān)于操作模式：操作模式可以分為突發(fā)讀，突發(fā)寫，單一寫等，突發(fā)讀就是我們在發(fā)送了行列地址后，找到了我們要的存儲單元地址，對它進(jìn)行讀，如果設(shè)置了突發(fā)讀的話，那么我們在讀取第一個數(shù)據(jù)之后，如果想讀取這個存儲單元后面的一個存儲單元的數(shù)據(jù)的話，就不必再次發(fā)送行列地址了，他會自動的讀取接下來的數(shù)據(jù)，至于讀幾個存儲單元，就涉及到突發(fā)長度，一般是2,4,8，全頁的方式，全頁就是將這一行上的數(shù)據(jù)一連串的全部讀出或?qū)懭?，同時還涉及到突發(fā)傳輸方式，分為順序和交錯傳輸，順序傳輸就是依次讀后面的幾個存儲單元，交錯傳輸就是隔一個讀一個。

關(guān)于潛伏期：潛伏期就是我們發(fā)送了行列地址后，數(shù)據(jù)并不是馬上到達(dá)數(shù)據(jù)總線，而是要經(jīng)過一段潛伏期，一般為2到3個時鐘周期，注意潛伏期不是延遲，潛伏期是發(fā)送列地址后數(shù)據(jù)已經(jīng)有效，只是還沒有達(dá)到一定的高度，或者說是信號不夠強(qiáng)，要經(jīng)過一定的放大才能輸出，所以說潛伏期不是延遲

2、工作狀態(tài)

初始化結(jié)束以后，SDRAM就可以正常工作了，這個時候，如果收到讀寫信號，并且收到地址，那么SDRAM就會進(jìn)行相應(yīng)的尋址，并將數(shù)據(jù)作相應(yīng)處理。

讀狀態(tài)

上面說了，SDRAM的地址是行列共用，也就是說行地址和列地址共用那條12位的地址線，假設(shè)某個時間我們要讀一個數(shù)據(jù)，那么就先要發(fā)送12位地址線，就是行地址，當(dāng)然也要接著發(fā)送的是P-bank的地址，但是這個時候還沒有發(fā)送讀信號，讀信號要和列地址一起發(fā)送，我們稱這個狀態(tài)為行有效(RAS)

發(fā)送完行地址之后，就要發(fā)送列地址，但是不能馬上發(fā)送，要經(jīng)過一定的延時，這個延時我們叫做行有效到列有效的延時，即Trcd

經(jīng)過Trcd之后，我們需要發(fā)送列地址，即列有效(CAS)，這樣我們就確定了我們邏輯單元所在的位置了，在發(fā)送列地址的同時，給SDRAM發(fā)送讀命令。有人會問，既然地址線是行列共用，那么12位的地址線，列地址才占8位，其他的怎么用?沒錯，列地址是只占了8位，還有第8到11位地址線沒用，這個時候我們就將其補(bǔ)零就好了，湊夠12位地址發(fā)送給SDRAM，但是我們有一位地址很重要就是A10位，A10位置1的話，那么我們每次進(jìn)行完一次讀寫，SDRAM就會自動預(yù)充電，因此，我們一般把地址總線的第8到11位賦值0100，然后與列地址合并，再發(fā)給SDRAM。

發(fā)送完列地址后，也就是讀命令后，就要進(jìn)入潛伏期Tcl，剛剛說了，數(shù)據(jù)在潛伏期里，要經(jīng)過一定的放大驅(qū)動，達(dá)到一定的高度之后才會被輸出，這個放大的過程是在一個叫做S-AMP的通道里完成的，每一個存儲體都對應(yīng)一個S-AMP通道，因此從數(shù)據(jù)I/O總線上有數(shù)據(jù)輸出之前的一個時鐘上升沿開始，數(shù)據(jù)即已傳向S-AMP，也就是說此時數(shù)據(jù)已經(jīng)被觸發(fā)，經(jīng)過一定的驅(qū)動時間最終傳向數(shù)據(jù)總線進(jìn)行輸出，這段時間稱之為tAC。在后面的時序分析中，我們會用到這個參數(shù)，即數(shù)據(jù)在SDRAM芯片中的傳輸時間Tco,數(shù)據(jù)輸出到SDRAM數(shù)據(jù)總線上以后會有一個保持時間Toh，也是我們以后做時序分析要用到的參數(shù)，這兩個參數(shù)告訴我們，數(shù)據(jù)從有效前的一個時鐘周期開始算起，最大要經(jīng)過Tac時間才會輸出到數(shù)據(jù)總線，最慢需要Toh時間因此，在后面的時序分析中我們要計算，數(shù)據(jù)在SDRAM芯片的傳輸時間 Toh Tco Tac

寫狀態(tài)

寫狀態(tài)跟讀狀態(tài)有一點(diǎn)不同，就是寫狀態(tài)沒有潛伏期，即行有效之后，等待Trcd后發(fā)送寫命令和列地址，數(shù)據(jù)直接會寫到數(shù)據(jù)總線上，也就是說，寫數(shù)據(jù)是零延時的，但是，即使寫數(shù)據(jù)是零延時的，但是數(shù)據(jù)要進(jìn)入SDRAM的存儲體還是需要時間的，這個時間叫做寫回延時Twr，試想，如果SDRAM工作在寫回延時狀態(tài)，突然來了一個預(yù)充電，那么數(shù)據(jù)是不是就不能正確的被寫入了，因此，寫回延時不能和預(yù)充電同時進(jìn)行。