首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

基于FPGA步進(jìn)電機(jī)驅(qū)動(dòng)控制系統(tǒng)的設(shè)計(jì)

  • 通過對步進(jìn)電機(jī)的驅(qū)動(dòng)控制原理的分析，利用Verilog語言進(jìn)行層次化設(shè)計(jì)，最后實(shí)現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動(dòng)控制系統(tǒng)。該系統(tǒng)可以實(shí)現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動(dòng)及定位控制等功能。仿真和綜合的結(jié)果表明，該系統(tǒng)不但可以達(dá)到對步進(jìn)電機(jī)的驅(qū)動(dòng)控制，同時(shí)也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu)，提高了系統(tǒng)的抗干擾能力和穩(wěn)定性，可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應(yīng)用場合。
  • 關(guān)鍵字： 步進(jìn)電機(jī)  Verilog  FPGA  

基于FPGA 的二維提升小波變換IP核設(shè)計(jì)

  • 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu)，該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存，即可實(shí)現(xiàn)行和列方向同時(shí)進(jìn)行濾波變換。
  • 關(guān)鍵字： 小波變換  數(shù)據(jù)緩存  FPGA  IP核  

基于FPGA的水聲信號高速采集存儲系統(tǒng)設(shè)計(jì)

  • 介紹了一種基于FPGA的水聲信號數(shù)據(jù)采集與存儲系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，給出了系統(tǒng)的總體方案，并對各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心，以存儲容量達(dá)2GB的大容量NAND型Flash作為存儲介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲模塊和RS～232串行通信模塊組成，具有穩(wěn)定可靠、體積小、功耗低、存儲容量大等特點(diǎn)，實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
  • 關(guān)鍵字： 水聲信號數(shù)據(jù)采集  NANDFlash  FPGA  

基于FPGA控制的IDE磁盤陣列設(shè)計(jì)

  • 設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)存儲系統(tǒng)。該系統(tǒng)采用FPGA實(shí)現(xiàn)了對四個(gè)符合ATA-6規(guī)范的、RAID 0配置的IDE磁盤陣列的管理，并配合四個(gè)SDRAM實(shí)現(xiàn)對數(shù)據(jù)的高速穩(wěn)定存儲。該磁盤陣列同時(shí)掛四個(gè)IDE硬盤，平均數(shù)據(jù)流達(dá)到200MB/s，峰值傳輸速率達(dá)到800MB/s，也可以擴(kuò)展更多硬盤，構(gòu)成大容量的磁盤陣列。
  • 關(guān)鍵字： 高速數(shù)據(jù)存儲  IDE磁盤陣列  FPGA  

基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A／D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化，再用FPGA對數(shù)據(jù)進(jìn)行處理，并通過光纖傳輸。同時(shí)，F(xiàn)PGA還控制A／D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK1501對接收數(shù)據(jù)進(jìn)行解碼處理，還原有效信號。實(shí)驗(yàn)表明，該系統(tǒng)實(shí)時(shí)性好、信號傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強(qiáng)，系統(tǒng)具有可行性和有效性。
  • 關(guān)鍵字： 光纖通訊  高速數(shù)字信號傳輸  FPGA  

軟件無線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)

  • 在數(shù)字下變頻系統(tǒng)實(shí)現(xiàn)方案中，輸入的模擬中頻信號經(jīng)過高速A/D采樣數(shù)字化后與數(shù)控振蕩器NCO(Numerically Controlled Osillator)產(chǎn)生的正交本振信號混頻，然后再由抽取濾波模塊進(jìn)行處理，以輸出低速的低頻或基帶信號。本文以軟件無線電數(shù)字下變頻技術(shù)為研究對象，參考GSM系統(tǒng)建立數(shù)字下變頻系統(tǒng)。
  • 關(guān)鍵字： 數(shù)字變頻  軟件無線電  FPGA  

基于FPGA的固定倍率圖像縮放的實(shí)現(xiàn)

  • 基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放，將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算，對輸入原始圖像像素先進(jìn)行行方向的卷積，再進(jìn)行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計(jì)為一個(gè)單元體的循環(huán)過程，在單元體內(nèi)部，事先計(jì)算出卷積系數(shù)。降低了FPGA設(shè)計(jì)的復(fù)雜性，提高了圖像縮放算法的運(yùn)算速度，增強(qiáng)了系統(tǒng)的實(shí)時(shí)性，已經(jīng)應(yīng)用于某款航空電子產(chǎn)品中，應(yīng)用效果良好。
  • 關(guān)鍵字： 圖像縮放  卷積運(yùn)算  FPGA  

10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了一種基于FPGA平臺的并行處理流水線結(jié)構(gòu)，配合高速查表，可支持10Gbps接口的報(bào)文轉(zhuǎn)發(fā)。該設(shè)計(jì)已應(yīng)用在國家863計(jì)劃重大課題“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺及實(shí)驗(yàn)系統(tǒng)”中,并通過測試。
  • 關(guān)鍵字： 并行流水線  高速查表  FPGA  

基于FPGA的雙路可移相任意波形發(fā)生器

  • 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實(shí)現(xiàn)方法。 整個(gè)設(shè)計(jì)
  • 關(guān)鍵字： DDS  任意波形發(fā)生器  FPGA  

基于FPGA的同步FIFO在大幅面高速彩色噴繪機(jī)噴頭數(shù)據(jù)傳輸中的應(yīng)用

  • 研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作為大幅面高速彩色噴繪機(jī)噴頭與上位機(jī)之間數(shù)據(jù)傳輸以及接口數(shù)據(jù)傳輸?shù)木彺婺K。該設(shè)計(jì)在保證數(shù)據(jù)傳輸實(shí)時(shí)性的前提下，解決了噴頭和上位機(jī)像素?cái)?shù)據(jù)格式方向不一致的問題，并消除了部分?jǐn)?shù)據(jù)冗余。
  • 關(guān)鍵字： 同步FIFO  彩色噴繪機(jī)  FPGA  

基于FPGA的電梯控制器的設(shè)計(jì)與實(shí)現(xiàn)

  • 介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計(jì)過程，描述了該控制系統(tǒng)的功能。該設(shè)計(jì)采用VHDL語言進(jìn)行編程，以QUARTUSⅡ軟件為開發(fā)平臺，對本設(shè)計(jì)進(jìn)行了仿真，并使用JTAG將程序代碼下載到實(shí)驗(yàn)板上進(jìn)行了硬件驗(yàn)證。
  • 關(guān)鍵字： JTAG  電梯控制器  FPGA  

基于FPGA的水聲信號高速采集存儲系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 介紹了一種基于FPGA的水聲信號數(shù)據(jù)采集與存儲系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),給出了系統(tǒng)的總體方案,并對各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲容量達(dá)2 GB的大容量NAND型Flash作為存儲介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲模塊和RS-232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲容量大等特點(diǎn),實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
  • 關(guān)鍵字： 數(shù)據(jù)采集  Flash  FPGA  

基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理

  • 在交流伺服驅(qū)動(dòng)系統(tǒng)概念的基礎(chǔ)上，提出了基于ACTEL現(xiàn)場可編程邏輯器件APA300的光電編碼器與光柵尺信號處理電路設(shè)計(jì)原理，該電路由4倍頻細(xì)分、辨向電路、計(jì)數(shù)電路組成，信號處理模塊通過VHDL語言實(shí)現(xiàn)。
  • 關(guān)鍵字： 交流伺服系統(tǒng)  VHDL  FPGA  光柵尺信號處理  

主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計(jì)

  • 針對主飛行顯示儀對圖形處理和顯示的苛刻要求，采用基于儀器總線和擴(kuò)展總線的高速陣列信號處理板的設(shè)計(jì)模式，提出了一種基于硬件加速的PFD圖形顯示設(shè)計(jì)方法。該方法實(shí)現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實(shí)時(shí)性和可靠性。實(shí)踐證明，該設(shè)計(jì)顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。
  • 關(guān)鍵字： 圖形處理  圖形合成  FPGA  

用FPGA內(nèi)部集成的DSP實(shí)現(xiàn)圖像處理的實(shí)例分析

  • intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高性能超低亮度緊湊型攝像機(jī)。該攝像機(jī)最初采用了流行的數(shù)字信號處理器、幾個(gè)assp和外部存儲器件。系統(tǒng)對性能的需求越來越高，工程師團(tuán)隊(duì)決定試驗(yàn)一種替代方案——在可編程邏輯中實(shí)現(xiàn)可配置軟核處理器。
  • 關(guān)鍵字： 圖像處理  NIOS  FPGA  
共6384條 70/426 |‹ « 68 69 70 71 72 73 74 75 76 77 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473