首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

基于FPGA的高級數(shù)據(jù)加密AES中的字節(jié)替換設(shè)計

  • 介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設(shè)計和實現(xiàn)。為了提高系統(tǒng)工作速度,在設(shè)計中應用了流水線技術(shù)。
  • 關(guān)鍵字: FPGA  AES  數(shù)據(jù)加密  字節(jié)    

QuickLogic推出嵌入式SDIO IP和SDIO設(shè)計

  •      QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進一步縮短客戶產(chǎn)品設(shè)計的時間,QuickLogic同時還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計。         QuickLogic所
  • 關(guān)鍵字: IP  QuickLogic  SDIO  嵌入式  設(shè)計  

Altium一體化設(shè)計消除FPGA到PCB障礙

  •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開發(fā)系統(tǒng)Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設(shè)計的能力,工程師可以充分利用FPGA 作為系統(tǒng)平臺,而且簡化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認識到了FPGA 給邏輯
  • 關(guān)鍵字: Altium  FPGA  PCB  PCB  電路板  

德州儀器推出IP質(zhì)量管理單元系統(tǒng)

  •   日前,德州儀器 (TI) 宣布推出一套新型的 IP 質(zhì)量管理單元系統(tǒng)—PIQUA,該產(chǎn)品將使服務供應商能夠在 VoIP、IP 視頻、IPTV 以及因特網(wǎng)音樂服務方面,為個人消費者與企業(yè)用戶提供高級服務質(zhì)量。通過積極與 Motive 及 Viola Networks 的合作,融合了PIQUA 的TI IP 通信技術(shù)產(chǎn)品,可提供重要技術(shù)信息來正確管理各種新興
  • 關(guān)鍵字: IP  德州儀器  質(zhì)量管理單元系統(tǒng)  

BittWare用FPGA實現(xiàn)I/O開關(guān)量大于5Gbps

  •   BittWare是混合(DSP和FPGA)電路板級方案供應商,日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù),推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構(gòu))、I/O切換和處理器件。   ATLANTiS采用FPGA實現(xiàn),便于板外I/O通訊路由和處理,允許系統(tǒng)設(shè)計師們設(shè)置并動態(tài)連接。所有輸入和輸出均通過ATLANTiS進行路由,每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設(shè)及板載F
  • 關(guān)鍵字: 5Gbps  BittWare  FPGA  I/O  

用FPGA控制CLC5958型A/D轉(zhuǎn)換器實現(xiàn)的高速PCI數(shù)據(jù)采集卡

QuickLogic推出SDIO IP和SDIO參考設(shè)計

  •       QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進一步縮短客戶產(chǎn)品設(shè)計的時間,QuickLogic同時還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計。         Quick
  • 關(guān)鍵字: IP  QuickLogic  SDIO  

采用FPGA的低功耗系統(tǒng)設(shè)計

  •   結(jié)合采用低功耗元件和低功耗設(shè)計技術(shù)在目前比以往任何時候都更有價值。隨著元件集成更多功能,并越來越小型化,對低功耗的要求持續(xù)增長。當把可編程邏輯器件用于低功耗應用時,限制設(shè)計的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法,并且給出一些例子說明如何使功耗最小化。    功耗的三個主要來源是啟動、待機和動態(tài)功耗。器件上電時產(chǎn)生的相關(guān)電流即是啟動電流;待機功耗又稱作靜態(tài)功耗,是電源開啟但I/O上沒有開關(guān)活動時器件的功耗;動態(tài)功耗是指器件正常工作時的功耗。    啟動電流因器件而異
  • 關(guān)鍵字: FPGA  嵌入式  消費電子  

MIPS與Virage優(yōu)化內(nèi)核IP套件提高性能

  •       MIPS 科技與 Virage Logic宣布聯(lián)合推出一個新系列的第一個內(nèi)核優(yōu)化 IP 套件(Core-Optimized IP Kit)。該套件由專門優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
  • 關(guān)鍵字: IP  MIPS  Virage  

ST無線IP家庭網(wǎng)絡(luò)多媒體流組合

  • 多媒體/手機芯片領(lǐng)導廠商針對下一代家庭娛樂信息產(chǎn)品推出成套關(guān)鍵技術(shù) 意法半導體日前公布了該公司正在為無線家庭IP網(wǎng)絡(luò)的音視頻流應用開發(fā)一套關(guān)鍵技術(shù)的細節(jié),以實現(xiàn)新一代消費電子產(chǎn)品。有了這些技術(shù),不同的消費產(chǎn)品(機頂盒、DVD影碟機、DVD錄放機、移動終端)就可以通過無線連接來共享多媒體內(nèi)容。ST正在開發(fā)的關(guān)鍵技術(shù)包括視頻碼轉(zhuǎn)換、先進的視頻編碼器和強固的解碼器 (H.264)、自適應播放、802.11n WLAN和安全/DRM (數(shù)字權(quán)限管理)。 這些技術(shù)的開發(fā)目標是按照“隨時
  • 關(guān)鍵字: IP  ST  多媒體  家庭網(wǎng)絡(luò)  無線  移動多媒體  

2005年12月20日,宏力半導體采用ARM Artisan物理IP

  •   2005年12月20日宏力半導體采用ARM Artisan物理IP擴展其0.18微米和0.13微米流水線。該協(xié)議使ARM全球用戶可以通過ARM網(wǎng)站免費獲得基于宏力技術(shù)的物理IP。
  • 關(guān)鍵字: ARM  IP  

用PowerPC實現(xiàn)高帶寬 TCP/IP 性能

  • 用PowerPC實現(xiàn)高帶寬 TCP/IP 性能,今天,實現(xiàn)線速 TCP/IP 性能仍舊是一項重大設(shè)計挑戰(zhàn)。在本文中,我們將討論限制 TCP/IP 性能的單位字節(jié)和單位包的處理成本,并給出在基于嵌入式處理器的應用中實現(xiàn)千兆位以太網(wǎng) TCP/IP 性能最大化的技術(shù)。
  • 關(guān)鍵字: 性能  TCP/IP  帶寬  實現(xiàn)  PowerPC  

使用Verilog實現(xiàn)基于FPGA的SDRAM控制器

  • 介紹了SDRAM的特點和工作原理,提出了一種基于FPGA的SDRAM控制器的設(shè)計方法,使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進行控制。
  • 關(guān)鍵字: Verilog  SDRAM  FPGA  控制器    

IP業(yè)務網(wǎng)解決方案

  • 當前IP網(wǎng)所承擔的業(yè)務已經(jīng)不再是電子郵件和網(wǎng)頁瀏覽,除了基于IP網(wǎng)的寬帶業(yè)務,還逐步出現(xiàn)了VPN等高增值業(yè)務。這就要求IP網(wǎng)不僅有容量上,而且要在業(yè)務支持種類、服務質(zhì)量和可管理性上有所提高,最終發(fā)展到以IP/MPLS網(wǎng)實現(xiàn)統(tǒng)一的業(yè)務提供和業(yè)務承載。      今天,IP/MPLS標準和技術(shù)正日益得到完善,其市場接受度正不斷提高,許多運營商將在網(wǎng)絡(luò)中構(gòu)建具有業(yè)務提供能力的IP/MPLS業(yè)務層作為其重要戰(zhàn)略。傳統(tǒng)的路由器也具有一定的IP或MPLS隧道能力,但是它們并不是基于“面向服務”進行設(shè)計的,只能以粗放的
  • 關(guān)鍵字: IP  

基于FPGA的毫米波多目標信號形成技術(shù)的研究

  • 毫米波多目標信號發(fā)生器通過模擬的方法產(chǎn)生多種類型高精度的雷達多目標回波信號,在實際雷達系統(tǒng)前端不具備的條件下對雷達系統(tǒng)后級進行調(diào)試,便于制導武器的性能測試,大大加快新武器的研制進程。毫米波多目標信號產(chǎn)生的關(guān)鍵是要求回波信號距離分辨率極高,常規(guī)的多目標信號產(chǎn)生方法如使用數(shù)字延時線產(chǎn)生多目標之間的延時,其控制不靈活,并且有些延時線需要接ECL電源,使用不方便也增加了設(shè)計的復雜度。使用分立元件實現(xiàn)延時則使電路元件過多,電路的穩(wěn)定性及延時的精確性也會大大降低。本文介紹一種新的產(chǎn)生毫米波雷達模擬器的多目標信號的方法
  • 關(guān)鍵字: FPGA  
共7119條 467/475 |‹ « 465 466 467 468 469 470 471 472 473 474 » ›|

fpga ip介紹

您好,目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
×

Digikey let's do
· 2025年第1期限时报名开启,5月8日截止
· Digikey助力,提供一站式免费器件支持
· 跟大佬一起 【DIY 功率监测与控制系统】