首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

在低成本FPGA中實(shí)現(xiàn)動態(tài)相位調(diào)整

  • 在低成本FPGA中實(shí)現(xiàn)動態(tài)相位調(diào)整,在FPGA中，動態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
  • 關(guān)鍵字： 相位  調(diào)整  動態(tài)  實(shí)現(xiàn)  FPGA  成本  

NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商

  • 　　萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個亞太地區(qū)代理萊迪思產(chǎn)品。 　　Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷售和工程師團(tuán)隊(duì)對于可編程邏輯技術(shù)非常了解。萊
  • 關(guān)鍵字： 萊迪思  FPGA  PLD  可編程時(shí)鐘  電源管理器件  

基于FPGA的圖像裁剪電路的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：本文提出了一種基于FPGA的圖像裁剪電路的設(shè)計(jì)方法，利用像素的抽取改變圖像的分辨率，從而達(dá)到圖像裁剪的效果。與傳統(tǒng)的方法相比，這種方法簡單易行，開發(fā)成本低，圖像的清晰度能滿足一定的要求。此方法數(shù)據(jù)處
  • 關(guān)鍵字： FPGA  圖像  裁剪  電路    

基于FPGA的雙口RAM與PCI9O52接口設(shè)計(jì)

  • 摘要：為了解決PCI9052和雙口RAM之間讀寫時(shí)序不匹配的問題，本設(shè)計(jì)采用可編程器件來實(shí)現(xiàn)它們之間的接口電路。此電路可以使系統(tǒng)更加緊湊。核心邏輯部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，使控制邏輯直觀簡單，提高了設(shè)計(jì)效率。
    通
  • 關(guān)鍵字： FPGA  PCI9  RAM  PCI    

一種基于FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)

  • 引言隨著信息化和數(shù)字化的發(fā)展，現(xiàn)在社會中人們的生活變得更加豐富多彩，生活更加便利。但是有一種...
  • 關(guān)鍵字： FPGA  智能導(dǎo)盲犬  

甚于ARM和FPGA的全彩獨(dú)立視頻LED系統(tǒng)

  • 目前，顯示屏按數(shù)據(jù)的傳輸方式主要有兩類:一類是采用與計(jì)算機(jī)顯示同一內(nèi)容的實(shí)時(shí)視頻屏;另一類為通過USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨(dú)立視頻源顯示屏，若采用無線通信方式，還可以隨時(shí)更新顯示內(nèi)容，靈
  • 關(guān)鍵字： 視頻  LED  系統(tǒng)  獨(dú)立  全彩  ARM  FPGA  甚于  

基于IPTV系統(tǒng)中的FPGA供電問題解

  • IPTV視頻廣播中采用FPGA作為編碼和解碼平臺的好處是明顯的。然而，為FPGA供電可能是一個挑戰(zhàn)，而采用根據(jù)電源要求設(shè)計(jì)的專用電源管理器件，如MIC68200，將極大地縮短新系統(tǒng)的上市時(shí)間。
  • 關(guān)鍵字： 供電  問題  FPGA  系統(tǒng)  IPTV  基于  通信協(xié)議  

宏力推出客戶定制嵌入式閃存IP設(shè)計(jì)服務(wù)

  • 　　上海宏力半導(dǎo)體制造有限公司 (宏力半導(dǎo)體)，專注于差異化技術(shù)的半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一， 開發(fā)了其針對不同應(yīng)用的多樣化設(shè)計(jì)方案?；谠撛O(shè)計(jì)方案，客戶可在宏力半導(dǎo)體經(jīng)過硅驗(yàn)證的技術(shù)平臺上進(jìn)行設(shè)計(jì)，從而更為有效，同時(shí)減少風(fēng)險(xiǎn)。 　　豐富的高性能、通過硅驗(yàn)證的IP模塊系列，對客戶現(xiàn)有的IC設(shè)計(jì)起到了優(yōu)勢互補(bǔ)的作用。該系列可提供各種混合信號IP，內(nèi)嵌ESD保護(hù)電路的高性能IO，以及嵌入式閃存IP模塊 (包括BIST和flash macros等)。 　　宏力半導(dǎo)體是唯一一家由SST授權(quán)擁有0.25-0.13
  • 關(guān)鍵字： 宏力  嵌入式閃存  IP  

NGN承載網(wǎng)IP地址分配和路由的設(shè)計(jì)及規(guī)劃

  • NGN業(yè)務(wù)具有端到端(Peer-to-Peer)及永久在線(Always-on-Line)的通信模式，需要分配大量IP地址，存在公網(wǎng)IP地址不足的問題。同時(shí)運(yùn)營商在城域網(wǎng)中必須采用靜態(tài)路由、動態(tài)路由、策略路由和路由策略等技術(shù)設(shè)置城域網(wǎng)路由
  • 關(guān)鍵字： 路由  設(shè)計(jì)  規(guī)劃  分配  地址  承載  IP  NGN  

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

  • FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從
  • 關(guān)鍵字： 接口  設(shè)計(jì)  USB  系統(tǒng)  嵌入式  FPGA  

基于NiosII處理器的通用AD IP核的設(shè)計(jì)與實(shí)現(xiàn)

  • 基于NiosII處理器的通用AD IP核的設(shè)計(jì)與實(shí)現(xiàn),提出了一種采用基于NiosII處理器的通用AD IP核來實(shí)現(xiàn)嵌入式數(shù)據(jù)采集系統(tǒng)的新方案。它能將市面上任意一款A(yù)D芯片制作成IP核并集成到NiosII系統(tǒng)中使用，且整個IP核的控制與運(yùn)算邏輯由一片F(xiàn)PGA芯片來完成。
  • 關(guān)鍵字： IP  設(shè)計(jì)  實(shí)現(xiàn)  AD  通用  NiosII  處理器  基于  數(shù)字信號  

FPGA 協(xié)處理的進(jìn)展

  • 對許多包含并行性或可流水化的算法而言，由于裕量連接帶寬可實(shí)現(xiàn)用戶自定義的數(shù)據(jù)通路，這樣，邏輯可在一個時(shí)鐘周期內(nèi)訪問存儲器或訪問另一個邏輯塊的結(jié)果，從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預(yù)先確定的用以實(shí)現(xiàn)不同功能的邏輯塊集合，所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來實(shí)現(xiàn)器件資源的最佳利用。




  • 關(guān)鍵字： 進(jìn)展  處理  FPGA  交換  

基于高速幀同步和相位模糊估計(jì)法的FPGA實(shí)現(xiàn)

Altera Stratix IV GT FPGA與QSFP實(shí)現(xiàn)互操作性

  • 　　Altera 公司今天宣布其Stratix® IV GT FPGA 實(shí)現(xiàn)了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器，設(shè)計(jì)人員現(xiàn)在可以運(yùn)用 FPGA 的靈活性和性能優(yōu)勢在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件，從而增加總系統(tǒng)帶寬。 　　QSFP 是一些計(jì)算及電信應(yīng)用中使用的高性能交換機(jī)、路
  • 關(guān)鍵字： Altera  FPGA  Stratix  QSFP  

基于FPGA的DDS設(shè)計(jì)

  • 摘要：利用現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Ahera公司
  • 關(guān)鍵字： FPGA  DDS    
共7150條 358/477 |‹ « 356 357 358 359 360 361 362 363 364 365 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473