首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpu ip

cpu ip 文章 最新資訊

CPU超頻技術(shù)的實用性

  • CPU超頻技術(shù)是一個熱門話題，對于廣大電腦DIY愛好者來講，以低價配置享受高性能，是人們追求的目標，而CPU超頻帶來的弊端往往被人們忽略。

    眾所周知，提高CPU頻率是以提高核心電壓為代價的，每提高一個倍頻（
  • 關(guān)鍵字： CPU  超頻    

CPU超頻技術(shù)

  • CPU超頻技術(shù)的實用性

    CPU超頻技術(shù)是一個熱門話題，對于廣大電腦DIY愛好者來講，以低價配置享受高性能，是人們追求的目標，而CPU超頻帶來的弊端往往被人們忽略。

    眾所周知，提高CPU頻率是以提高核心電
  • 關(guān)鍵字： CPU  超頻    

RISC CPU對轉(zhuǎn)移指令的處理及仿真分析

  • 1 引言

    在RISC CPU的設(shè)計當中，轉(zhuǎn)移指令的處理對處理器的性能的影響非常關(guān)鍵。轉(zhuǎn)移指令決定著程序的執(zhí)行順序，在程序中的使用頻率很高。RISC CPU中程序是以流水線的方式執(zhí)行的，當程序順序執(zhí)行時，下一條指令的地
  • 關(guān)鍵字： 仿真  分析  處理  指令  CPU  轉(zhuǎn)移  RISC  

基于FPGA的UPFC控制器IP設(shè)計

  • 　0 引言 　　統(tǒng)一潮流控制器(Unified Power Flow Con-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設(shè)備，它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負荷?？刂葡到y(tǒng)是UPFC的核
  • 關(guān)鍵字： IP  設(shè)計  控制器  UPFC  FPGA  基于  

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計探討

  • 毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場需求來決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
  • 關(guān)鍵字： 探討  規(guī)劃設(shè)計  網(wǎng)絡(luò)  承載  IP  

基于Nios II處理器的SVPWM IP Core設(shè)計

  • 摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設(shè)計，并封裝成IP核以方便
  • 關(guān)鍵字： SVPWM  Nios  Core  IP    

基于Nios II步進電機控制器IP核的設(shè)計與實現(xiàn)

  • 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范，設(shè)計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計的方法，功能符合Avalon總線的讀寫傳輸時序，具有完備的步進電機驅(qū)動能力。仿真結(jié)果表明，該IP核具有
  • 關(guān)鍵字： IP  設(shè)計  實現(xiàn)  控制器  電機  Nios  II  步進  基于  

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計分析

  • 毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場需求來決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
  • 關(guān)鍵字： 分析  規(guī)劃設(shè)計  網(wǎng)絡(luò)  承載  IP  

基于嵌入式CPU S3C2440的VGA顯示系統(tǒng)設(shè)計

  • 摘要：基于VGA接口時序，以高性能視頻D/A芯片ADV7120為核心。實現(xiàn)了基于嵌入式CPUS3C2440的VGA顯示子系統(tǒng)。系統(tǒng)一方面利用S3C24 40自帶的LCD控制器產(chǎn)生符合VGA顯示要求的時序邏輯，另一方面通過LCD數(shù)據(jù)線將數(shù)字RGB信
  • 關(guān)鍵字： S3C2440  CPU  VGA  嵌入式    

ATM網(wǎng)絡(luò)與IP兼容技術(shù)介紹

  • ATM可以提供空前的可伸縮性和性價比，以及對將來的實時業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上，因此，ATM的成功及Internet
  • 關(guān)鍵字： 技術(shù)  介紹  兼容  IP  網(wǎng)絡(luò)  ATM  

基于IP復用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計

  • 基于IP復用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計,1 引言 　　文中采用IP核復用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。一
  • 關(guān)鍵字： FSPLCSOC  模塊  設(shè)計  微處理器  技術(shù)  IP  復用  SOC  基于  

多核和多線程技術(shù)可大幅提升Android網(wǎng)頁瀏覽性能

  • 采用多核技術(shù)提升 CPU 馬力，是一種通過硬件提供更高系統(tǒng)性能的日益常見的做法。即使對許多視成本和功耗為重要設(shè)計考慮的大量消費性應(yīng)用，也是如此。但是，升級到多核系統(tǒng)并無法保證一定能夠提升性能或改善用戶體驗。因為提升系統(tǒng)性能不僅是硬件方面的問題，軟件也必須能充分利用并行硬件資源。然而軟件一直在改變 —— 系統(tǒng)變得越來越復雜，以至于在許多情況下，多個進程和線程在同時運行;同時，應(yīng)用程序也在被優(yōu)化，以便在多處理硬件的趨勢中更加受益。
  • 關(guān)鍵字： MIPS  CPU  Android  

英特爾公司督促軟件開發(fā)商關(guān)注節(jié)能

  • 　　英特爾公司的Clay Breshears日前在官方博客上發(fā)文批評軟件開發(fā)商懶于優(yōu)化代碼以提高CPU能效。這篇博文實際上是七年前Herb Sutter的一篇文章的延續(xù)，當時Herb Sutter發(fā)文督促軟件開發(fā)商從單核向多核轉(zhuǎn)變以提高CPU性能。這兩篇文章的內(nèi)容相似，不過彼時面臨的情況不同。 　　2004年發(fā)表的文章時值CPU從單核向多核邁進，英特爾刊文要求軟件開發(fā)商為多核優(yōu)化，提高CPU的并行處理能力?，F(xiàn)在來看，很多軟件已經(jīng)支持多線程了，英特爾又要開發(fā)商注重能效了，言外之意就是CPU負擔過重，開發(fā)商
  • 關(guān)鍵字： 英特爾  CPU  

Intel發(fā)布可用太陽能驅(qū)動的CPU

  • 　　Intel在去年9月于舊金山舉行的IDF上展示了一顆能用太陽能電池驅(qū)動的超低功耗處理器。本周IEEE召開的半導體技術(shù)會議ISSCC2012上Intel正式公布了這一CPU的技術(shù)細節(jié)。 　　除3DTri-Gate晶體管外，ISSCC上Intel著重推介的是近閾值電壓(Near-Threshold Voltage)技術(shù)。目前的CPU在核心電壓降至一定水準以后根本無法啟動，給低電壓低功耗處理器的研發(fā)帶來了一定困難，而Intel的近閾值電壓技術(shù)使得邏輯電路中的器件在超低電壓下仍能正常運轉(zhuǎn)。 　　IDF上I
  • 關(guān)鍵字： Intel  CPU  

MCU&USB設(shè)備控制器IP核的設(shè)計

  • MCUUSB設(shè)備控制器IP核的設(shè)計,摘要：用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
  • 關(guān)鍵字： 設(shè)計  IP  控制器  設(shè)備  MCU&USB  
共2000條 78/134 |‹ « 76 77 78 79 80 81 82 83 84 85 » ›|

cpu ip介紹

您好，目前還沒有人創(chuàng)建詞條cpu ip!
歡迎您創(chuàng)建該詞條，闡述對cpu ip的理解，并與今后在此搜索cpu ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473