首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cadence

Cadence與海思在FinFET設(shè)計(jì)領(lǐng)域擴(kuò)大合作

  • 　　益華電腦(Cadence Design Systems)宣布，已與通訊網(wǎng)路與數(shù)位媒體晶片組供應(yīng)商海思半導(dǎo)體(HiSilicon Technologies)已經(jīng)簽署合作協(xié)議，將于16奈米 FinFET 設(shè)計(jì)領(lǐng)域大幅擴(kuò)增采用Cadence 數(shù)位與客制/類比流程，并于10奈米和7奈米制程的設(shè)計(jì)流程上密切合作。 　　海思半導(dǎo)體也廣泛使用Cadence數(shù)位和客制/類比驗(yàn)證解決方案，并且已經(jīng)取得Cadence DDR IP與Cadence 3D-IC 解決方案授權(quán)，將于矽中介層基底(silicon interp
  • 關(guān)鍵字： Cadence  海思  FinFET  

淺談PCB設(shè)計(jì)從淺到深設(shè)計(jì)

  • 　　曾經(jīng)看到電腦主板的PCB的時(shí)候，心里想能自己畫出來是多么棒的一件事情。后來接觸到protel99se就步入了畫板子的隊(duì)伍，之后altium 、cadence等等。隨著畫板子的經(jīng)歷積累，發(fā)現(xiàn)需要注意的事項(xiàng)越來越多。一塊好的PCB板子不是將連線連通就行，置于其中的故事，容我慢慢道來。 　　第一、大多數(shù)PCB的設(shè)計(jì)師都是是精通電子元器件的工作原理，知道其相互影響，更明白構(gòu)成電路板輸入和輸出的各種數(shù)據(jù)傳輸標(biāo)準(zhǔn)。一個(gè)優(yōu)秀的電子產(chǎn)品不但需要有優(yōu)秀的原理圖，更需要PCB布局和走線的人，而后者對(duì)最終電路板的成敗起到
  • 關(guān)鍵字： PCB  altium  cadence  

Cadence IP組合和工具支持臺(tái)積電新的超低功耗平臺(tái)

  • 　　全球知名的電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司今日宣布其豐富的IP組合與數(shù)字和定制/模擬設(shè)計(jì)工具可支持臺(tái)積電全新的超低功耗(ULP)技術(shù)平臺(tái)。該ULP平臺(tái)涵蓋了提供多種省電方式的多個(gè)工藝節(jié)點(diǎn)，以利于最新的移動(dòng)和消費(fèi)電子產(chǎn)品的低功耗需求。 　　為加速臺(tái)積電超低功耗平臺(tái)的技術(shù)發(fā)展，Cadence將包括存儲(chǔ)器、接口及模擬功能的設(shè)計(jì)IP遷移到此平臺(tái)。使用Cadence TensilicaÒ數(shù)據(jù)平面處理器，客戶可以從超低功耗平臺(tái)受益于各種低功耗DSP應(yīng)用，包括影像、永遠(yuǎn)在線的語音、面部識(shí)
  • 關(guān)鍵字： Cadence  臺(tái)積電  FinFET  

Cadence為臺(tái)積電16納米FinFET+ 制程推出一系列IP組合

  • 　　全球知名的電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司今日宣布為臺(tái)積電16納米FinFET+ 制程推出一系列IP組合。 Cadence所提供的豐富IP組合能使系統(tǒng)和芯片公司在16納米FF+的先進(jìn)制程上相比于16納米FF工藝，獲得同等功耗下15%的速度提升、或者同等速度下30%的功耗節(jié)約。 　　目前在開發(fā)16 FF+工藝的過程中，Cadence的IP產(chǎn)品組合包括了在開發(fā)先進(jìn)制程系統(tǒng)單芯片中所需的多種高速協(xié)議，其中包括關(guān)鍵的內(nèi)存、存儲(chǔ)和高速互聯(lián)標(biāo)準(zhǔn)。IP將在2014年第四季度初通過測(cè)試芯片測(cè)試。有關(guān)IP
  • 關(guān)鍵字： Cadence  臺(tái)積電  FinFET  

Cadence數(shù)字與定制/模擬工具通過臺(tái)積電16FF+制程的認(rèn)證，并與臺(tái)積電合作開發(fā)10納米FinFET工藝

  • 　　全球知名電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司今日宣布，其數(shù)字和定制/模擬分析工具已通過臺(tái)積電公司16FF+制程的V0.9設(shè)計(jì)參考手冊(cè)(Design Rule Manual，DRM) 與SPICE認(rèn)證，相比于原16納米FinFET制程，可以使系統(tǒng)和芯片公司通過此新工藝在同等功耗下獲得15%的速度提升、或者在同等速度下省電30%。目前16FF+ V1.0認(rèn)證正在進(jìn)行中，計(jì)劃于2014年11月實(shí)現(xiàn)。Cadence也和臺(tái)積電合作實(shí)施了16FF+ 制程定制設(shè)計(jì)參考流程的多處改進(jìn)。此外，Cadence也
  • 關(guān)鍵字： Cadence  臺(tái)積電  FinFET  

臺(tái)積電采用Cadence的16納米FinFET單元庫特性分析解決方案

  • 　　全球知名電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司，今日宣布臺(tái)積電采用了Cadence®16納米FinFET單元庫特性分析解決方案。由Cadence和臺(tái)積電共同研發(fā)的單元庫分析工具設(shè)置已在臺(tái)積電網(wǎng)站上線，臺(tái)積電客戶可以直接下載。該設(shè)置是以Cadence Virtuoso® Liberate® 特性分析解決方案和Spectre® 電路模擬器為基礎(chǔ)，并涵蓋了臺(tái)積電標(biāo)準(zhǔn)單元的環(huán)境設(shè)置和樣品模板。 　　利用本地的Spectre API整合方案，Liberate和Spect
  • 關(guān)鍵字： Cadence  臺(tái)積電  FinFET  

cadence設(shè)計(jì)提高篇之團(tuán)隊(duì)合作

  • 　　在高密度互聯(lián)技術(shù)中，PCB規(guī)模比較大，需要進(jìn)行團(tuán)隊(duì)合作，接下來，給大家介紹一種合作開發(fā)的方法。 　　如圖1，為我們需要合作的PCB板。 　　 ? 　　圖1 　　在圖1的中心部分，有一片比較大的FPGA芯片，如果想將該部分的布局、布線讓另外一個(gè)同事處理，自己集中精力把其他部分的搞定。那么該怎么辦呢?點(diǎn)擊place->Design Partition，然后點(diǎn)擊create partition，首先劃定一塊區(qū)域。劃定區(qū)域的方法有以下幾種：Add rectangle和Add sh
  • 關(guān)鍵字： cadence  PCB  

cadence之器件原理封裝的提取

  • 　　有好幾個(gè)同事問我cadence之capture中關(guān)于保存元器件封裝的問題。 　　我們知道，封裝庫的管理是非常重要的事情，是我們所有工程設(shè)計(jì)的基礎(chǔ)，封裝庫有一丁點(diǎn)的錯(cuò)誤，可能辛苦幾個(gè)月的設(shè)計(jì)就白費(fèi)了，比如：電源管腳、地管腳定義錯(cuò)、地址線數(shù)據(jù)線接反、多定義管腳、少定義管腳等(原理圖封裝如此，PCB封裝也不例外)，所以針對(duì)比較復(fù)雜的元器件，比如FPGA、CPU，動(dòng)輒上千個(gè)管腳，如果自己一個(gè)管腳一個(gè)管腳畫的話，再加上核對(duì)的時(shí)間，可能需要一周時(shí)間，并且還容易出錯(cuò)。這時(shí)候拿來主義就用到了，別人成熟的封裝，調(diào)試沒
  • 關(guān)鍵字： cadence  capture  PCB  

Cadence推出Voltus-Fi定制型電源完整性方案

  • 　　8月5日，Cadence公司在上海隆重舉辦年度CDNLive使用者大會(huì)。期間，Cadence宣布推出Voltus-Fi定制型電源完整性解決方案，芯片簽收與驗(yàn)證部門產(chǎn)品營(yíng)銷總監(jiān)Jerry Zhao向行業(yè)媒體具體講解了新產(chǎn)品的特點(diǎn)。 　　VoltusTM-Fi定制型電源完整性解決方案具備晶體管級(jí)的電遷移和電流電阻壓降分析技術(shù)(EMIR)，獲得晶圓廠在電源簽收中SPICE級(jí)精度的認(rèn)證，從而創(chuàng)建了設(shè)計(jì)收斂的最快路徑。新的解決方案采用Cadence Spectre? APS(Accelerated P
  • 關(guān)鍵字： Cadence  Voltus-Fi  SPICE  201409  

Cadence在上海成功舉辦2014年使用者大會(huì)CDNLive 2014！

  • 　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司 (Cadence Design Systems, Inc) 在上海浦東嘉里大酒店舉辦年度CDNLive使用者大會(huì)，會(huì)議集聚了Cadence的技術(shù)用戶、開發(fā)者、業(yè)界專家與行業(yè)媒體700多人，Cadence工具的開發(fā)專家和使用者們面對(duì)面分享重要設(shè)計(jì)與驗(yàn)證問題的解決經(jīng)驗(yàn)，探討高級(jí)晶片、SoC和系統(tǒng)的技術(shù)潮流趨勢(shì)。 　　5號(hào)早上，Cadence公司副總裁兼中國(guó)區(qū)總經(jīng)理劉國(guó)軍先生首先代表公司歡迎業(yè)界客戶、合作伙伴、專家學(xué)者及媒體朋友的到來。Cadence總裁
  • 關(guān)鍵字： Cadence  CDNLive  SoC  

Cadence推出Voltus-Fi定制型電源完整性解決方案

  • 　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先公司Cadence設(shè)計(jì)系統(tǒng)公司今天宣布推出Cadence® Voltus™-Fi定制型電源完整性解決方案(Cadence® Voltus™-Fi Custom Power Integrity Solution)，具備晶體管級(jí)的電遷移和電流電阻壓降分析技術(shù)(EMIR)，獲得晶圓廠在電源簽收中SPICE級(jí)精度的認(rèn)證，從而創(chuàng)建了設(shè)計(jì)收斂的最快路徑。新的解決方案采用Cadence Spectre® APS(Accelerated Parall
  • 關(guān)鍵字： Cadence  Voltus-Fi  EMIR  

一種低噪聲高增益零中頻放大器的設(shè)計(jì)與實(shí)現(xiàn)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 零中頻放大器  低噪聲  DIS管腳  Cadence  

Cadence推出16納米FinFET制程DDR4 PHY IP

  • 　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于臺(tái)積電16納米FinFET制程的DDR4 PHY IP(知識(shí)產(chǎn)權(quán))。16納米技術(shù)與Cadence創(chuàng)新的架構(gòu)相結(jié)合，可幫助客戶達(dá)到DDR4標(biāo)準(zhǔn)的最高性能，亦即達(dá)到3200Mbps的級(jí)別，相比之下，目前無論DDR3還是DDR4技術(shù)，最高也只能達(dá)到2133Mbps的性能。通過該技術(shù)，需要高內(nèi)存帶寬的服務(wù)器、網(wǎng)絡(luò)交換、存儲(chǔ)器結(jié)構(gòu)和其他片上系統(tǒng)(SoC)現(xiàn)在可以使用Cadence? DD
  • 關(guān)鍵字： Cadence  DDR4 PHY IP  CRC  

海思HiSilicon擴(kuò)大采用Cadence Palladium XP平臺(tái)運(yùn)用于移動(dòng)和數(shù)字媒體SoC與ASIC開發(fā)

  • 　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)于2014年5月13日宣布，海思半導(dǎo)體(HiSilicon Semi)進(jìn)一步擴(kuò)大采用Cadence? Palladium? XP 驗(yàn)證運(yùn)算平臺(tái)作為其仿真方案，運(yùn)用于移動(dòng)和數(shù)字媒體System-on-Chip (SoC) 與 ASIC開發(fā)。 　　海思提供通信網(wǎng)絡(luò)和數(shù)字媒體的ASICs 和 SoCs，包括網(wǎng)絡(luò)監(jiān)控，視頻電話，數(shù)字視頻廣播與IPTV解決方案。這些市場(chǎng)的解決方案需要高水準(zhǔn)質(zhì)量與經(jīng)得起磨練的硬件軟件驗(yàn)
  • 關(guān)鍵字： Cadence  ASICs  SoCs  

一種使用Cadence PI對(duì)PCB電源完整性的分析方法

  • 摘要：為了解決高速多層PCB的電源完整性問題，縮短其開發(fā)周期，提高其工作性能，以ARM11核心系統(tǒng)為例，提出利用Cadence PI對(duì)PCB進(jìn)行電源完整性分析的方法。通過對(duì)電源系統(tǒng)目標(biāo)阻抗分析，確定去耦電容的數(shù)值，數(shù)量以及布局;對(duì)電源平面進(jìn)行直流壓降和電流密度分析，改善PCB設(shè)計(jì)，優(yōu)化系統(tǒng)的電源完整性。利用動(dòng)態(tài)電子負(fù)載搭建的測(cè)試平臺(tái)，對(duì)電源仿真分析后制作的PCB進(jìn)行測(cè)試，系統(tǒng)電源完整性較好，表明分析的結(jié)果是有效的。 隨著現(xiàn)代高速信號(hào)的速率越來越快，信號(hào)邊緣越來越陡，芯片的供電電壓的進(jìn)一步降低，時(shí)鐘頻率和
  • 關(guān)鍵字： Cadence  
共356條 7/24 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設(shè)計(jì)技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細(xì) ]

相關(guān)主題

熱門主題

Cadence.SPB.15.2.    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473