首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence

二代提速硬件仿真 關注功耗/速度優(yōu)勢IP公司

  • 　　Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發(fā)的Palladium XP II驗證平臺和系統(tǒng)開發(fā)增強套件。作為Palladium XP仿真系統(tǒng)的更新產(chǎn)品，二代產(chǎn)品最多可以將驗證性能再提高50%，更將其業(yè)界領先的容量擴展至23億門。而Cadence也是首次在美國以外推出新品發(fā)布，其中包含的種種深意，也是值得好好探究一番…… 　　硬件仿真平臺發(fā)展的深意 　　隨著芯片設計的復雜度越來越高，驗證工程師已經(jīng)不能高效地使用傳統(tǒng)RT
  • 關鍵字： Cadence  IP  

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(納斯達克股票代碼：CDNS)日前宣布可提供業(yè)界首款支持全新HDMI 2.0規(guī)范的驗證IP(VIP)。這款VIP使設計師們可以快速徹底地驗證其片上系統(tǒng)(SoC)是否符合HDMI 2.0規(guī)范，從而加速批量生產(chǎn)的準備時間。
  • 關鍵字： Cadence  HDMI  

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)3D堆疊

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ：CDNS)日前宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進行了驗證 ，可實現(xiàn)多塊模的整合。
  • 關鍵字： Cadence  臺積  3D-IC  

TSMC和Cadence合作開發(fā)3D-IC參考流程以實現(xiàn)真正的3D堆疊

  • 　　? 新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設計 　　? 使用帶3D堆疊的邏輯搭載存儲器進行過流程驗證 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進行了驗證 ，可實現(xiàn)多塊模的整合。它將臺積電的3D堆疊技術和Cadence?3D-IC解決方案相結合，包
  • 關鍵字： Cadence  3D-IC  

Cadence混合信號流程幫助Silicon將新MCU功耗縮減一半

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)日前宣布，Silicon Labs采用完整的Cadence? 混合信號低功耗設計流程，使其最新款節(jié)能型基于ARM? 微控制器單元(MCU)的功耗大幅降低了50%。
  • 關鍵字： Cadence  MCU  

Cadence發(fā)表新一代驗證運算平臺

  • 　　為了讓半導體與系統(tǒng)制造廠商加快產(chǎn)品上市速度，益華電腦(Cadence Design Systems)發(fā)表Palladium XP II 驗證運算平臺，作為強化系統(tǒng)開發(fā)套裝不可或缺的一環(huán)，大幅加速軟硬體驗證。 　　Palladium XP II 平臺建立在屢獲獎項肯定的 Palladium XP 仿真技術基礎之上，提升驗證效能達50%，并擴展容量達23億邏輯閘。由于更低的功耗與更高的閘道密度，現(xiàn)在客戶能夠以更小的面積承載更大的資料量。Cadence益華電腦也擴大支援8種全新行動與消費性通訊協(xié)定，加速模
  • 關鍵字： Cadence  驗證運算平臺  

Cadence推出Palladium XP II 驗證平臺和系統(tǒng)開發(fā)增強套件

  • 為了進一步縮短半導體和系統(tǒng)制造商的產(chǎn)品上市時間，全球電子設計創(chuàng)新領先企業(yè)Cadence 設計系統(tǒng)公司 (NASDAQ:CDNS) 日前推出 Palladium? XP II 驗證計算平臺，它作為系統(tǒng)開發(fā)增強套件的一部分，可顯著加快硬件和軟件聯(lián)合驗證的時間。
  • 關鍵字： Cadence  嵌入式  201310  

ARM收購Cadence顯示器IP

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)與頂尖半導體IP供應商ARM聯(lián)合宣布，雙方已經(jīng)簽署最終協(xié)議，Cadence同意出售PANTA顯示控制器內核，并將技術轉讓給ARM。這份協(xié)議促進了雙方的長期生態(tài)系統(tǒng)合作，也強化了雙方的技術聯(lián)盟。
  • 關鍵字： ARM  Cadence  顯示器  

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開發(fā)時間

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)日前宣布Mellanox Technologies 選擇Cadence? Palladium? XP Verification Computing Platform 用于其領先的服務器和存儲產(chǎn)品的開發(fā)，該公司是高性能、端到端互聯(lián)解決方案領先供應商，其產(chǎn)品用于數(shù)據(jù)中心服務器和存儲系統(tǒng)。
  • 關鍵字： Cadence  Mellanox  Palladium  

Renesas獲得Cadence Tensilica ConnX D2 DSP授權

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)日前宣布，Renesas Electronics Corporation已獲得Tensilica ConnX D2 DSP(數(shù)字信號處理器)的授權，用于設計面向物聯(lián)網(wǎng) (IoT) 應用領域的下一代芯片。
  • 關鍵字： Renesas  Cadence  DSP  

中芯國際采用Cadence數(shù)字流程新增高級功能

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS) 與中芯國際集成電路制造有限公司(“中芯國際”，紐約證券交易所：SMI ，香港聯(lián)交所：981)，中國內地規(guī)模最大、技術最先進的集成電路晶圓代工企業(yè)，日前共同宣布中芯國際已采用Cadence? 數(shù)字工具流程，應用于其新款SMIC Reference Flow 5.1，一款為低功耗設計的完整的RTL-GDSII 數(shù)字流程。
  • 關鍵字： 中芯國際  Cadence  晶圓  

Cadence布線常見問題

  • 1. 怎樣建立自己的元件庫?建立了一個新的project后，畫原理圖的第一步就是先建立 自己所需要的庫，所采用的工具就是part developer. 首先在建立一個存放元件庫的目錄(如mylib)，然后用寫字板打開cds.lib，定義： De
  • 關鍵字： Cadence  布線    

常見硬件設計EDA工具之比較

  • 項目中EDA工具是每個工程師必不可少的好幫手，大大加快了我們的設計進程。每一位工程師都應該掌握并熟練至少一種EDA工具的使用。在論壇里經(jīng)常能看到新手的經(jīng)典提問：我應該學習哪種畫圖工具呀?哪種畫圖工具更強大?哪種畫圖工具更好用?網(wǎng)上關于各種工具功能介紹的資料多如牛毛，EDA工具本身又包含很多版本和獨立功能的工具，初學者難免無所適從。
  • 關鍵字： EDA  PCB  Allegro  Mentor  Cadence  Altium  

Cadence將分別于9月10、12日在北京和上海舉辦CDNLive 2013用戶大會

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS)將分別于9月10日、12日在北京金隅喜來登酒店和上海浦東嘉里大酒店舉辦“CDNLive用戶大會”。此會議集聚中國產(chǎn)業(yè)鏈高階主管、Cadence的技術使用者、開發(fā)者與業(yè)界專家，分享重要設計與驗證問題的解決經(jīng)驗，并為實現(xiàn)高階芯片、SoC和系統(tǒng)、IP及工具的新技術發(fā)現(xiàn)新技術。
  • 關鍵字： Cadence  SoC  

華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設計流程

  • 　　Cadence設計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術交付出55納米平臺的參考設計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。 　　在該流程中所使用的Cadence數(shù)字工具包括RTL Compiler、Encounter Digital Implementation 系統(tǒng)、Conformal LEC、QRC Extraction、E
  • 關鍵字： Cadence  55納米  
共353條 10/24 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473