FPGA實(shí)戰(zhàn)開發(fā)技巧（13）-基于IP的設(shè)計(jì)已成為目前FPGA設(shè)計(jì)的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應(yīng)用。
關(guān)鍵字：
FPGA 賽靈思 IP核
FPGA實(shí)戰(zhàn)開發(fā)技巧（11）-在串行模式下，需要微處理器或微控制器等外部主機(jī)通過同步串行接口將配置數(shù)據(jù)串行寫入FPGA芯片，其模式選擇信號(hào)M[2:0]=3’b111
關(guān)鍵字：
FPGA 賽靈思
組合運(yùn)用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松-對(duì)于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計(jì)人員來說，I/O引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。
關(guān)鍵字：
賽靈思 FPGA
如何在EDK中使用自己的 IP核？-如何在EDK中使用自己的 IP核呢？ 這是很多人夢(mèng)寐以求的事情。然而在EDK以及ISE的各種文檔中對(duì)此卻遮遮掩掩，欲語還休。
關(guān)鍵字：
賽靈思 ISE IP
FPGA開發(fā)要掌握的六大基礎(chǔ)知識(shí)（3）-Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。
關(guān)鍵字：
FPGA 賽靈思 Xilinx
system generator入門筆記-System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開發(fā)的一種設(shè)計(jì)工具，它通過將Xilinx開發(fā)的一些模塊嵌入到Simulink的庫中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可是設(shè)置定點(diǎn)信號(hào)的類型，這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再ISE中進(jìn)行調(diào)用。
關(guān)鍵字：
Xilinx 賽靈思 Simulink
在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）-最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設(shè)計(jì)中很少注意到的一些細(xì)節(jié)。
關(guān)鍵字：
Xilinx 賽靈思
FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法-目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。
關(guān)鍵字：
全局時(shí)鐘 FPGA 賽靈思
不可錯(cuò)過的400Gbps以太網(wǎng)演示-在那里，毫無疑問你會(huì)駐足在賽靈思展位前（# 23）觀看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評(píng)估板VCU109的Spirent 400G以太網(wǎng)測試系統(tǒng)，該系統(tǒng)連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：
賽靈思 FPGA 光模塊
如何在芯片的PL上構(gòu)建軟核處理器？-到目前為止，我們已經(jīng)在之前的文章中聊過Zynq SOC內(nèi)部的 PS和PL，以及在Zynq SoC PS部分的ARM Cortex-A9處理器上運(yùn)行的操作系統(tǒng)。但是有一個(gè)領(lǐng)域我們還沒有去探索過，那就是在芯片的PL上構(gòu)建軟核處理器。
關(guān)鍵字：
MicroZed 賽靈思
System generator如何與MATLAB進(jìn)行匹配？-system generator是xilinx公司的系統(tǒng)級(jí)建模工具，它是擴(kuò)展mathworks公司的MATLAB下面的simulink平臺(tái)，添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統(tǒng)級(jí)硬件設(shè)計(jì)。
關(guān)鍵字：
xilinx 賽靈思 MATLAB
使用VIVADO對(duì)7系列FPGA的高效設(shè)計(jì)心得-隨著xilinx公司進(jìn)入20nm工藝，以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn)，與其配套的EDA工具——新一代高端FPGA設(shè)計(jì)軟件VIVADO也備受關(guān)注和飽受爭議。
關(guān)鍵字：
FPGA VIVADO 賽靈思
ZYNQ器件的啟動(dòng)配置方法-無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計(jì)中首先要考慮到的問題就是處理器的啟動(dòng)加載問題。
關(guān)鍵字：
FPGA XILINX 賽靈思
從可編程器件發(fā)展看FPGA未來趨勢-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個(gè)階段，即從20世紀(jì)70年代初到70年代中為第1段，20世紀(jì)70年代中到80年代中為第2階段，20世紀(jì)80年代到90年代末為第3階段，20世紀(jì)90年代末到目前為第4階段。
關(guān)鍵字：
FPGA 可編程器件 賽靈思
底層內(nèi)嵌功能單元與軟核、硬核以及固核-內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA 成為了系統(tǒng)級(jí)的設(shè)計(jì)工具，使其具備了軟硬件聯(lián)合設(shè)計(jì)的能力，逐步向SOC 平臺(tái)過渡。
關(guān)鍵字：
FPGA 賽靈思 DLL
賽靈思介紹
賽靈思公司____________全球完整可編程邏輯解決方案的領(lǐng)導(dǎo)廠商
(2009年3月)
賽靈思公司（NASDAQ: XLNX）是全球完整可編程邏輯解決方案的領(lǐng)導(dǎo)廠商，占有該市場超過一半以上的份額，2008年度賽靈思公司的收入為19.1億美元。賽靈思屢獲殊榮的各種產(chǎn)品，包括硅片、軟件、IP、開發(fā)板、入門套件，可使設(shè)計(jì)者為多種終端市場提供應(yīng)用并大大縮短上市時(shí)間，包括航天/國防、汽車、 [
查看詳細(xì) ]
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473