流水線文章進(jìn)入流水線技術(shù)社區(qū)

一個(gè)用于流水線模數(shù)轉(zhuǎn)換器的高精度、低功耗采樣保

介紹了一個(gè)用于高精度模數(shù)轉(zhuǎn)換器，采用0.25μmCMOS工藝的高性能采樣保持電路。該采樣保持電路的采樣頻率為20MHz，允許最大采樣信號(hào)頻率為10MHz，在電源電壓為2.5V的情況下，采樣信號(hào)全差分幅度為2V。通過(guò)采用全差分flip-around結(jié)構(gòu)，而非傳統(tǒng)的電荷傳輸構(gòu)架，因而在同等精度下，大大降低了功耗。為了提高信噪比，采用自舉開(kāi)關(guān)。Hspice仿真結(jié)構(gòu)顯示：在輸入信號(hào)為5MHz的情況下，無(wú)雜散動(dòng)態(tài)范圍(SFDR)為92.4dB.該電路將被用于一個(gè)14位20MHz流水線模數(shù)轉(zhuǎn)換器。
關(guān)鍵字：流水線高精度低功耗采樣保持電路

可重構(gòu)平臺(tái)下AES算法的流水線性能優(yōu)化

摘要 AES-Rijndael算法是美國(guó)取代DES的新一代分組加密算法標(biāo)準(zhǔn)，也是事實(shí)上的國(guó)際標(biāo)準(zhǔn)。本文在可重構(gòu)平臺(tái)上針對(duì) 128位密鑰長(zhǎng)度AES算法的流水線性能優(yōu)化技術(shù)進(jìn)行了研究，通過(guò)對(duì)基本運(yùn)算優(yōu)化、循環(huán)展開(kāi)、輪內(nèi)流水線、輪
關(guān)鍵字：性能優(yōu)化流水線算法平臺(tái) AES 重構(gòu)

一種基于流水線的SpaceWire路由器研究

近年來(lái)，隨著SpaceWire總線技術(shù)在航天航空領(lǐng)域的不斷應(yīng)用，SpaceWire路由器在理論和技術(shù)應(yīng)用方面也得到了飛速發(fā)展。國(guó)外，歐洲航天局(ESA)已經(jīng)將速度為200 Mb／s抗輻射的SpaceWire路由器應(yīng)用到ESA的航天任務(wù)中。國(guó)內(nèi)
關(guān)鍵字：研究路由器 SpaceWire 流水線基于 SpaceWire路由器流水線 FPGA 無(wú)阻塞交換網(wǎng)絡(luò) 傳輸速度接口網(wǎng)絡(luò) 標(biāo)準(zhǔn) 驅(qū)動(dòng)器編碼器譯碼器

一種基于FPGA并行流水線的FIR濾波器設(shè)計(jì)方案

1 Fir濾波器原理
有限沖激響應(yīng)(FIR)數(shù)字濾波器和無(wú)限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理系統(tǒng)中。IIR數(shù)字濾波器方便簡(jiǎn)單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進(jìn)行相位校正，且穩(wěn)定性難以保障。FIR濾
關(guān)鍵字： FPGA FIR 并行流水線

流水線ADC中高速比較器的設(shè)計(jì)和分析

1、前言　　在任何一個(gè)高速高分辨率的模數(shù)轉(zhuǎn)換器中，高精度和快速比較器總是起著至關(guān)重要的作用。與其它種類(lèi)的ADC相比，流水線ADC 有著高速、高分辨率的特點(diǎn)。因此，它在電子系統(tǒng)中，有著廣泛的應(yīng)用。流水線ADC由許多
關(guān)鍵字： ADC 流水線比較器分析

8位微控制器體系架構(gòu)的設(shè)計(jì)研究

　　摘要: 本文分析了目前8位微控制器的更新和設(shè)計(jì)趨勢(shì)，主要討論其RISC體系架構(gòu)的產(chǎn)品設(shè)計(jì)，并重點(diǎn)從體系架構(gòu)的角度出發(fā)，就高性能、低功耗兩方面對(duì)在設(shè)計(jì)中采用的關(guān)鍵技術(shù)進(jìn)行了探討研究。　　關(guān)鍵詞： RISC；微控制器；低功耗；流水線　　1．引言　　微控制器(Microcontroller)自上世紀(jì)70年代出現(xiàn)以來(lái)，在將近30年的時(shí)間里得到了迅猛的發(fā)展和廣泛的應(yīng)用。隨著微電子技術(shù)的飛速發(fā)展，微控制器以其性能好、體積小、價(jià)格優(yōu)、功能齊全等突出優(yōu)點(diǎn)被廣泛應(yīng)用于家
關(guān)鍵字：微控制器 RISC 低功耗流水線 MCU

AD1672 單片12位模數(shù)轉(zhuǎn)換器的原理及其應(yīng)用

　　摘要： ad1672是美國(guó)adi公司最近推出的一種新器件，它采用4級(jí)流水線閃爍式模數(shù)轉(zhuǎn)換結(jié)構(gòu)，單電源工作，12位分辨率，3msps采樣速率，非常適用于通信、圖象處理和醫(yī)療設(shè)備新電路設(shè)計(jì)。　　關(guān)鍵詞：閃爍式模數(shù)轉(zhuǎn)換器流水線不失碼超量程　　一、概述 ad1672是美國(guó)adi公司最近推向市場(chǎng)的一種新型單片式模數(shù)轉(zhuǎn)換器(adc)。片上含有4個(gè)高性能采樣保持放大器(sha)和4個(gè)閃爍式adc及電壓基準(zhǔn)。它采用4級(jí)流水線結(jié)構(gòu)，輸出帶有誤差修正邏輯電路，并采用bicmos工藝，從而保證在3msps
關(guān)鍵字：閃爍式模數(shù)轉(zhuǎn)換器流水線不失碼 MCU和嵌入式微處理器

32位嵌入式CPU中系統(tǒng)控制協(xié)處理器的設(shè)計(jì)

摘要：系統(tǒng)控制協(xié)處理器是MIPS體系結(jié)構(gòu)CPU中必需的一個(gè)單元模塊。它最主要的功能就是利用一系列特權(quán)寄存器記錄當(dāng)前CPU所處的狀態(tài)，負(fù)責(zé)異常/中斷處理，提供指令正常執(zhí)行所需的環(huán)境。本文論述了一個(gè)實(shí)現(xiàn)MIPS 4Kc指令集CPU中系統(tǒng)控制協(xié)處理器的設(shè)計(jì)，包括對(duì)特權(quán)寄存器寫(xiě)操作的實(shí)現(xiàn)，精確異常處理機(jī)制和全定制后端物理設(shè)計(jì)。關(guān)鍵詞：系統(tǒng)控制協(xié)處理器；精確異常處理；流水線；全定制 MIPS體系結(jié)構(gòu)中的系統(tǒng)控制協(xié)處理器簡(jiǎn)稱(chēng)CP0，它提供指令正常執(zhí)行所需的環(huán)境，進(jìn)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 系統(tǒng)控制協(xié)處理器精確異常處理流水線嵌入式

一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì)

萬(wàn)紅星　陳禾　韓月秋 (北京理工大學(xué) 電子工程系信號(hào)與信息處理專(zhuān)業(yè),北京 100081) 　　摘　要：在OFDM系統(tǒng)的實(shí)現(xiàn)中,高速FFT處理器是關(guān)鍵。在分析了基4按時(shí)域抽取快速傅立葉變換(FFT)算法特點(diǎn)的基礎(chǔ)上,研究了一種高性能FFT處理器的硬件結(jié)構(gòu)。此結(jié)構(gòu)能同時(shí)從四個(gè)并行存儲(chǔ)器中讀取蝶形運(yùn)算所需的4個(gè)操作數(shù),極大地提高了處理速度。此結(jié)構(gòu)控制單元簡(jiǎn)單,便于模塊化設(shè)計(jì)。經(jīng)硬件驗(yàn)證,達(dá)到設(shè)計(jì)要求。在系統(tǒng)時(shí)鐘為100MHz時(shí),1024點(diǎn)18位復(fù)數(shù)FFT的計(jì)算時(shí)間為13µs。　　關(guān)鍵
關(guān)鍵字： FFT 蝶形單元塊浮點(diǎn) 流水線

一種基于功耗管理的DSP處理器設(shè)計(jì)

摘　要：一種具有功耗管理特性的DSP處理器的結(jié)構(gòu)設(shè)計(jì)。該處理器采用4級(jí)流水線和增強(qiáng)型的哈佛并行系統(tǒng)結(jié)構(gòu)及完善的時(shí)鐘管理模塊,提供了一種DSP處理器的集成設(shè) 　　關(guān)鍵詞：DSP處理器流水線哈佛結(jié)構(gòu) 低功耗　　在信息日益成為一種重要資源的今天,強(qiáng)大的市場(chǎng)需求和微電子技術(shù)的發(fā)展促成了便攜式電子系統(tǒng)的飛速發(fā)展。這些便攜式電子設(shè)備,不但對(duì)速度和面積要求非常高,而且對(duì)系統(tǒng)的平均功耗要求也很?chē)?yán)格,使功耗問(wèn)題日漸成為制約便攜式電子設(shè)備發(fā)展的瓶頸。要獲得高性能低功耗的方案,其實(shí)質(zhì)也就是在處理速度、芯片面積和功耗上
關(guān)鍵字： DSP處理器低功耗哈佛結(jié)構(gòu) 流水線

流水線型ADCMAX1200及其與DSP的接口

關(guān)鍵字：流水線 MAX1200 ADC TMS320F206

DDS邏輯優(yōu)化設(shè)計(jì)及Verilog實(shí)現(xiàn)

摘要：本文主要介紹了在DDS系統(tǒng)中，為了提高芯片運(yùn)算速度，加大輸出帶寬，減小芯片規(guī)模從而提高可靠性和頻譜純度而采用的優(yōu)化方法及其VerilogHDL實(shí)現(xiàn)。關(guān)鍵詞：流水線；輸入寄存器結(jié)構(gòu)；加法器最低位修正；壓縮存儲(chǔ)查找表概述由于DDS頻率合成方法具有低頻率轉(zhuǎn)換時(shí)間、低失真輸出波形、高分辨率、高頻譜純度、可編程和寬頻率輸出范圍等優(yōu)良性能，在現(xiàn)代頻率合成領(lǐng)域中具有越來(lái)越重要的地位。在許多應(yīng)用領(lǐng)域中，如通信、導(dǎo)航、雷達(dá)和電子對(duì)抗等， DDS頻率源都是主流的關(guān)鍵部件。 D
關(guān)鍵字：加法器最低位修正流水線輸入寄存器結(jié)構(gòu) 壓縮存儲(chǔ)查找表