時(shí)序文章進(jìn)入時(shí)序技術(shù)社區(qū)

一種高速EM CCD 圖像傳感器CCD97時(shí)序驅(qū)動(dòng)電路的設(shè)計(jì)方法

EMCCD （ E lectr on Mult iply ing Charg e Co upledDevice）是新一代高質(zhì)量微光成像器件。與傳統(tǒng)CCD（ Charg e Coupled Device）相比，它采用了片上電子增益技術(shù)，利用片上增益寄存器使圖像信息在電子轉(zhuǎn)移
關(guān)鍵字：驅(qū)動(dòng) 電路設(shè)計(jì) 方法時(shí)序 CCD97 EM CCD 圖像傳感器

TMS320F2812慢速外設(shè)接口的時(shí)序控制

TMS320F2812慢速外設(shè)接口的時(shí)序控制,TMS320F2812通常能夠?qū)崿F(xiàn)與常用外圍芯片的時(shí)序匹配，如RAM、D/A等；但是，當(dāng)遇到讀、寫周期十分緩慢的輸入/輸出設(shè)備，如液晶顯示模塊、打印機(jī)、鍵盤時(shí)，就需要設(shè)計(jì)相應(yīng)的外部硬件等待電路。本文對(duì)定點(diǎn)DSP芯片的外部接
關(guān)鍵字：時(shí)序控制接口外設(shè) 慢速 TMS320F2812

時(shí)序控制器TCON的研究與設(shè)計(jì)

摘要：闡述了TFT-LCD的顯示原理、系統(tǒng)結(jié)構(gòu)和時(shí)序控制器TCON的設(shè)計(jì)方案。該模塊設(shè)計(jì)主要為減少中、小尺寸TFT-LCD時(shí)序控制器的芯片管腳數(shù)，提高通用性，與一般TCON只能驅(qū)動(dòng)2～3種分辨率的面板相比較，該設(shè)計(jì)支持8種顯示
關(guān)鍵字：設(shè)計(jì) 研究 TCON 控制器時(shí)序

可適應(yīng)多種時(shí)序情況的DMA控制器設(shè)計(jì)

摘要：在以SD卡為圖像存儲(chǔ)器件的圖像協(xié)處理器中，基帶芯片和SD卡控制器在速度上的差異經(jīng)常會(huì)導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤。為解決此問(wèn)題，設(shè)計(jì)了一種可適應(yīng)多種時(shí)序情況的DMA控制器。該DMA控制器的狀態(tài)機(jī)，一方面對(duì)基帶芯片和SD
關(guān)鍵字：控制器設(shè)計(jì) DMA 情況多種時(shí)序適應(yīng)

時(shí)序關(guān)聯(lián)/質(zhì)理檢驗(yàn)方針助縮短開發(fā)周期

時(shí)序關(guān)聯(lián)/質(zhì)理檢驗(yàn)方針助縮短開發(fā)周期,在工程的世界里，決定往往源自于深層分析。簡(jiǎn)單的決定可能需要幾天、幾周、甚至幾個(gè)月的縝密研究。不信問(wèn)下你的工程師朋友，聽聽他(她)在決定買哪臺(tái)攝像機(jī)或筆記本電腦上花了多少時(shí)間，很可能他(她)花在研究產(chǎn)品規(guī)格
關(guān)鍵字：開發(fā) 周期縮短方針關(guān)聯(lián) 檢驗(yàn) 時(shí)序

時(shí)序、精確度和可重復(fù)性以外的東西

在您決定哪種轉(zhuǎn)換器最為適合于您的應(yīng)用時(shí)，您可能會(huì)首先想到速度、精確度以及未來(lái)系統(tǒng)的可重復(fù)性。好吧，這都沒問(wèn)題，但請(qǐng)不要局限于這些顯而易見的東西。一封來(lái)自 Harvey Wiggins 的電子郵件談及了讓一組 Delta;-
關(guān)鍵字：時(shí)序精確度

基于FPGA的CCD相機(jī)時(shí)序發(fā)生器的設(shè)計(jì)

本文分析了IL-E2型TDI-CCD 芯片的工作過(guò)程和對(duì)驅(qū)動(dòng)信號(hào)的要求，在此基礎(chǔ)上設(shè)計(jì)出合理的時(shí)序電路，為了滿足在實(shí)際工作中像移速度異速匹配的要求，在時(shí)序電路的設(shè)計(jì)中時(shí)序發(fā)生部分是可調(diào)的。這種設(shè)計(jì)方案簡(jiǎn)單、可靠、實(shí)用。
關(guān)鍵字： FPGA CCD 相機(jī) 時(shí)序

基于Virtex-5的音視頻監(jiān)視系統(tǒng)設(shè)計(jì)

關(guān)鍵字： Virtex-5 音視頻 FPGA 時(shí)序

FPGA設(shè)計(jì)中的時(shí)序管理

FPGA設(shè)計(jì)中的時(shí)序管理,　當(dāng)FPGA設(shè)計(jì)面臨高級(jí)接口的設(shè)計(jì)問(wèn)題時(shí)，該采取什么辦法來(lái)解決呢?美國(guó)EMA公司的TimingDesigner軟件可以簡(jiǎn)化這些設(shè)計(jì)問(wèn)題，并提供對(duì)幾乎所有接口的預(yù)先精確控制。下問(wèn)文將向你娓娓道來(lái)?！　∫?、摘要　　從簡(jiǎn)單SRAM接
關(guān)鍵字：管理時(shí)序設(shè)計(jì) FPGA

LT156時(shí)序控制電路的應(yīng)用電路圖

LT156是時(shí)序控制專用集成電路,它內(nèi)部含有兩個(gè)功能不同的獨(dú)立部分,即計(jì)數(shù),時(shí)序譯碼輸出和低頻振蕩器.計(jì)數(shù),譯碼部分能按時(shí)鐘脈沖順序依次驅(qū)動(dòng)四組外電路.低頻振蕩器則帶有使能
關(guān)鍵字：應(yīng)用電路圖電路控制時(shí)序 LT156

FPGA時(shí)序收斂

FPGA時(shí)序收斂,您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí)，它開始出錯(cuò)。您檢查自己的測(cè)試平臺(tái)，并確認(rèn)測(cè)試已經(jīng)做到 100% 的完全覆蓋，而且所有測(cè)試
關(guān)鍵字：收斂時(shí)序 FPGA

SOC時(shí)序分析中的跳變點(diǎn)

SOC時(shí)序分析中的跳變點(diǎn),　跳變點(diǎn)是所有重要時(shí)序分析工具中的一個(gè)重要概念。跳變點(diǎn)被時(shí)序分析工具用來(lái)計(jì)算設(shè)計(jì)節(jié)點(diǎn)上的時(shí)延與過(guò)渡值。跳變點(diǎn)的有些不同含義可能會(huì)被時(shí)序分析工程師忽略。而這在SOC設(shè)計(jì)后期，也就是要對(duì)時(shí)序簽字時(shí)可能會(huì)導(dǎo)致問(wèn)
關(guān)鍵字：分析時(shí)序 SOC

基于單片機(jī)的LCD時(shí)序圖的底層驅(qū)動(dòng)編寫

　　一般來(lái)說(shuō)，LCD 模塊的控制都是通過(guò) MCU 對(duì) LCD 模塊的內(nèi)部寄存器、顯存進(jìn)行操作來(lái)最終完成的;在此我們?cè)O(shè)計(jì)了三個(gè)基本的時(shí)序控制程序，分別是：　　寫寄存器函數(shù)(LCD_RegWrite)　　數(shù)據(jù)寫函數(shù)(LCD_DataWrite)　　
關(guān)鍵字：驅(qū)動(dòng) 編寫底層時(shí)序單片機(jī) LCD 基于

基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路設(shè)計(jì)

為了探索多輸入時(shí)序邏輯電路的簡(jiǎn)便實(shí)現(xiàn)方法，介紹了基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序邏輯電路設(shè)計(jì)技術(shù)。即將D觸發(fā)器和數(shù)據(jù)選擇器進(jìn)行組合，用觸發(fā)器的現(xiàn)態(tài)作為數(shù)據(jù)選擇器選擇輸入變量、數(shù)據(jù)選擇器的輸出函數(shù)作為觸發(fā)器的D輸入信號(hào)，構(gòu)成既有存儲(chǔ)功能又有數(shù)據(jù)選擇功能的多輸入端時(shí)序網(wǎng)絡(luò)。由觸發(fā)器的現(xiàn)態(tài)選擇輸入變量、所選擇的輸入變量決定觸發(fā)器的次態(tài)轉(zhuǎn)換方向。該方法適合實(shí)現(xiàn)互斥多變量時(shí)序邏輯電路，且在設(shè)計(jì)過(guò)程中不需要進(jìn)行函數(shù)化簡(jiǎn)。
關(guān)鍵字：時(shí)序電路設(shè)計(jì) 輸入觸發(fā)器數(shù)據(jù) 選擇基于收發(fā)器

基于可編程計(jì)數(shù)器的時(shí)序邏輯電路設(shè)計(jì)

介紹了基于MSI可編程計(jì)數(shù)器74Lsl61的時(shí)序邏輯電路設(shè)計(jì)技術(shù)，目的是探索MSI可編程計(jì)數(shù)器實(shí)現(xiàn)一般時(shí)序邏輯電路的擴(kuò)展應(yīng)用方法，即以計(jì)數(shù)器Q3，Q2，Q1，Q0端的代碼組合表示時(shí)序邏輯電路的各個(gè)狀態(tài)，由輸入變量控制計(jì)數(shù)器的EP，ET及端，綜合利用計(jì)數(shù)、置數(shù)、保持功能，使計(jì)數(shù)器的狀態(tài)變化滿足所要求的時(shí)序，用計(jì)數(shù)功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)+1”的二進(jìn)制時(shí)序關(guān)系，用置數(shù)功能實(shí)現(xiàn)“次態(tài)=預(yù)置數(shù)”的非二進(jìn)制時(shí)序關(guān)系，用保持功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)”的自循環(huán)時(shí)序關(guān)系。所述方法的創(chuàng)新點(diǎn)是提出了MSI可編程計(jì)數(shù)器改變應(yīng)用方向的邏
關(guān)鍵字：邏輯電路設(shè)計(jì) 時(shí)序計(jì)數(shù)器可編程基于