首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 嵌入式 ai

verilog中阻塞賦值和非阻塞復(fù)制的理解

選擇VHDL或者verilog HDL還是System Verilog?

系統(tǒng)級芯片設(shè)計語言和驗證語言的發(fā)展

FPGA設(shè)計中關(guān)鍵問題的研究

讓Verilog仿真狀態(tài)機時可以顯示狀態(tài)名

基于Nios的DDS高精度信號源實現(xiàn)

FPGA系統(tǒng)設(shè)計實戰(zhàn)經(jīng)驗分享FPGA系統(tǒng)設(shè)計實戰(zhàn)經(jīng)驗分享

FPGA基礎(chǔ)入門

并行編程提升單芯片多處理性能

  • 并行編程提升單芯片多處理性能,在指定的實現(xiàn)技術(shù)下,要將單個處理器性能發(fā)揮到極致并不容易。更快的時鐘,更深的管線和更大的緩存都會導(dǎo)致占用更大的硅片面積和功耗開銷,并有可能使得最后10%的性能增益化為烏有。有些時候沒有其它選擇,只能靠提高
  • 關(guān)鍵字: 嵌入式  

嵌入式Internet技術(shù)及其實現(xiàn)方案

WinCE設(shè)計開發(fā)常見問題(WinCE開發(fā)特性及忠告)

Linux啟動過程中硬件模塊的加載

Linux啟動過程中文件系統(tǒng)的加載

如何在非實時linux上實現(xiàn)實時應(yīng)用程序與內(nèi)核模塊之間共享存儲器

linux 使用的一些問題雜集

共8091條 348/540 |‹ « 346 347 348 349 350 351 352 353 354 355 » ›|

嵌入式 ai介紹

您好,目前還沒有人創(chuàng)建詞條嵌入式 ai!
歡迎您創(chuàng)建該詞條,闡述對嵌入式 ai的理解,并與今后在此搜索嵌入式 ai的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473