首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 信號完整性

基于IBIS建模仿真分析的信號完整性問題

  • 高速數(shù)字設(shè)計人員面臨的一個挑戰(zhàn)就是處理其電路板上的過沖、下沖、錯配阻抗振鈴、抖動分布和串?dāng)_問題。這些問題都可歸入信號完整性范疇。許多高速設(shè)計人員都使用輸入/輸出緩沖信息規(guī)范 (IBIS) 建模語言來預(yù)見并解決信
  • 關(guān)鍵字: IBIS  建模  仿真分析  信號完整性    

PowerPCB信號完整性的整體分析與設(shè)計

  • 信號完整性問題是高速PCB設(shè)計者必需面對的問題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號完整性問題的關(guān)鍵。傳輸線上信號的傳輸速度是有限的,信號線的布線長度產(chǎn)生的信號傳輸延時會對信號的時序關(guān)系產(chǎn)生影響,所以
  • 關(guān)鍵字: PowerPCB  信號完整性  分析    

平衡電子設(shè)備靜電防護(hù)和信號完整性設(shè)計

  • 導(dǎo)言:如今,電子裝置有三大發(fā)展趨勢:采用較小的幾何尺寸,減少片上防護(hù)和適應(yīng)不斷變化的應(yīng)用環(huán)境,這也導(dǎo)致靜電(ESD) ...
  • 關(guān)鍵字: 平衡  電子設(shè)備  靜電防護(hù)  信號完整性  

獲得信號完整性的測量技術(shù)

  • TDR(時域反射)測量可以為一根電纜或PCB(印制電路板)走線的信號完整性提供直接描述,以及分析IC的性能與故...
  • 關(guān)鍵字: 信號完整性  測量技術(shù)  PCB  

信號完整性:PCB走線寬度變化產(chǎn)生的反射

  • 在進(jìn)行PCB布線時,經(jīng)常會發(fā)生這樣的情況:走線通過某一區(qū)域時,由于該區(qū)域布線空間有限,不得不使用更細(xì)的線條,通過這一區(qū)域后,線條再恢復(fù)原來的寬度。走線寬度變化會引起阻抗變化,因此發(fā)生反射,對信號產(chǎn)生影響。
  • 關(guān)鍵字: PCB  信號完整性  變化  反射    

存儲器接口設(shè)計-認(rèn)識信號完整性的價值

  • 存儲器和其它組件之間的問題通常存在于這些器件之間的接口上,這些系統(tǒng)級的問題有時候是難以覺察的。本文詳述了一種能夠很容易地識別和解決這些出現(xiàn)在存儲器接口上問題的測試工具,從而使你的設(shè)計更為魯棒。過去,設(shè)
  • 關(guān)鍵字: 存儲器  接口設(shè)計  價值  信號完整性    

常用信號完整性的測試手段及其應(yīng)用

  • 信號完整性設(shè) 計在產(chǎn)品開發(fā)中越來越受到重視,而信號完整性的測試手段種類繁多,有頻域,也有時域的,還有一些綜合性的手段,比如誤碼測試。這些手段并非任何情況下都適 合使用,都存在這樣那樣的局限性,合適選用,
  • 關(guān)鍵字: 信號完整性  測試    

信號完整性的測試方法介紹

  • 信號完整性的測試手段很多,涉及的儀器也很多,因此熟悉各種測試手段的特點,以及根據(jù)測試對象的特性和要求,選用適當(dāng)?shù)臏y試手段,對于選擇方案、驗證效果、解決問題等硬件開發(fā)活動,都能夠大大提高效率,起到事半功
  • 關(guān)鍵字: 信號完整性  測試方法    

信號完整性分析中抖動的分類

  • 【摘要】本文簡要介紹了信號抖動在不同情況下的分類,如時鐘信號的抖動分類,數(shù)據(jù)信號的抖動分類以及這兩類抖動...
  • 關(guān)鍵字: 信號完整性  峰峰值抖動  相位抖動  

10GBASE-T以太網(wǎng)信號完整性測量方案

  • 以太網(wǎng)是個人電腦和消費電子非常重要的外圍通訊接口。隨著新一代以太網(wǎng)協(xié)議10GBASE-T的登場,在傳輸速度大幅提升的同時,對測試測量也帶來了新的挑戰(zhàn)。本文將重點介紹10GBASE-T以太網(wǎng)一致性測試面臨的新的挑戰(zhàn)以及相
  • 關(guān)鍵字: GBASE-T  10  以太網(wǎng)  信號完整性    

解決串行接口中的信號完整性問題

  • 一直以來,信號完整性都是模擬工程師考慮的問題,但是隨著串行數(shù)據(jù)鏈接的傳輸速率向GHz級發(fā)展,數(shù)字硬件設(shè)計人...
  • 關(guān)鍵字: 串行接口  信號完整性  傳送信號  

利用邏輯分析儀和DSO解決信號完整性問題

  • 隨著目前對通信和計算機(jī)系統(tǒng)速度與帶寬的需求不斷上升,系統(tǒng)設(shè)計師正面臨著嚴(yán)峻的考驗。按時序進(jìn)行測試的并行...
  • 關(guān)鍵字: 邏輯分析儀  DSO  信號完整性  

采用IBIS建模仿真分析信號完整性問題

  • 高速數(shù)字設(shè)計人員面臨的一個挑戰(zhàn)就是處理其電路板上的過沖、下沖、錯配阻抗振鈴、抖動分布和串?dāng)_問題。這些問題都可歸入信號完整性范疇。許多高速設(shè)計人員都使用輸入/輸出緩沖信息規(guī)范 (IBIS) 建模語言來預(yù)見并解決信
  • 關(guān)鍵字: IBIS  建模  仿真分析  信號完整性    

PowerPCB信號完整性整體分析設(shè)計

  • 信號完整性問題是高速PCB設(shè)計者必需面對的問題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號完整性問題的關(guān)鍵。傳輸線上信號的傳輸速度是有限的,信號線的布線長度產(chǎn)生的信號傳輸延時會對信號的時序關(guān)系產(chǎn)生影響,所以
  • 關(guān)鍵字: PowerPCB  信號完整性  分析    

信號完整性和器件的特性阻抗

  • 在您努力想要穩(wěn)定板上的各種信號時,信號完整性問題會帶來一些麻煩。IBIS 模型是解決這些問題的一種簡單方法。您可以利用 IBIS 模型提取出一些重要的變量,用于進(jìn)行信號完整性計算和尋找 PCB 設(shè)計的解決方案。您從 I
  • 關(guān)鍵字: 信號完整性  器件  特性阻抗    
共73條 3/5 « 1 2 3 4 5 »

信號完整性介紹

  信號完整性   信號完整性是指信號在傳輸路徑上的質(zhì)量,傳輸路徑可以是普通的金屬線,可以是光學(xué)器件,也可以是其他媒質(zhì)。信號具有良好的信號完整性是指當(dāng)在需要的時候,具有所必需達(dá)到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的,而是板級設(shè)計中多種因素共同引起的。   中文名信號完整性   實 質(zhì)指信號在傳輸路徑上的質(zhì)量   多種因素差的信號完整性   包 括數(shù)字示波器、 [ 查看詳細(xì) ]

熱門主題

信號完整性    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473