新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 平衡電子設(shè)備靜電防護和信號完整性設(shè)計

平衡電子設(shè)備靜電防護和信號完整性設(shè)計

作者: 時間:2012-09-26 來源:網(wǎng)絡(luò) 收藏

導(dǎo)言:如今,電子裝置有三大發(fā)展趨勢:采用較小的幾何尺寸,減少片上防護和適應(yīng)不斷變化的應(yīng)用環(huán)境,這也導(dǎo)致靜電(ESD)防護有了顯著地變化。在確??煽康腅SD防護條件下,保證高的復(fù)雜度增加,這就迫使設(shè)計者在ESD防護和所期望的之間進行。

  現(xiàn)今,專業(yè)集成電路(ASICs)的制造工藝使幾何尺寸已經(jīng)減少到90nm或更小,因此引發(fā)ESD相關(guān)故障的電壓或電流值也已減小。簡單地說,那些更小的裝置將會受到更小的電平電壓或電流的損害。而減少片上ESD防護是增加ESD損害的一個因素,這種困境已被ESD目標(biāo)規(guī)范產(chǎn)業(yè)委員會廣泛地宣傳。

  確定哪種ESD防護裝置能提供最好的防護不是一件容易的事情。今天已有各種ESD防護裝置,通常人們把它們分為三個大類:

  聚合物裝置似乎對高頻應(yīng)用具有吸引力的,因為它們的亞微微法拉電容是0.05-1.0pF,但是這個低電容帶來一些不怎么引人注目的副作用。直到達到比箝位電壓高得多的觸發(fā)電壓之下一代的ESD防護和前,一個聚合物裝置不會擊穿。聚合體的高觸發(fā)電壓和箝位電壓使得聚合物裝置對于ESD防護是不可靠的。除此之外,在電荷放電后,聚合體應(yīng)該回到它的高阻抗?fàn)顟B(tài),但是這個恢復(fù)過程需要幾個小時到一天,這個時間過程使得聚合物裝置對電纜一接入就要其發(fā)揮作用的應(yīng)用場合缺乏吸引力。最后,聚合體在應(yīng)用中無法接受的另一個特性是:其性能在使用過程中會降低。

  可變器和抑制器相對廉價,但是抑制器應(yīng)用主要受到高觸發(fā)電壓、高箝位電壓和高阻抗特性的限制,這些特性導(dǎo)致傳到保護裝置的能量大部分都分流到地上去了。抑制器的另外一個缺陷是其性能在使用過程中會降低。經(jīng)過單次ESD沖擊后就能觀察到其電信能發(fā)生了變化,包括電容變化。大多數(shù)抑制器在10到20次ESD沖擊后失效。

  半導(dǎo)體二極管器件具有低箝位電壓,低阻抗,快速響應(yīng)時間和較高的可靠性的特點。二極管傳統(tǒng)上相對其他解決方案還具有較高電容的特點,但是新的低于微微法拉設(shè)計,使它們成為穩(wěn)定的ESD防護和信號完整性的最具吸引力的組合。

  通常,設(shè)備賣主在比較ESD保護裝置的ESD標(biāo)定情況時,提供了數(shù)據(jù)表格。事實上,這些標(biāo)定值不能真實地反映裝置能多好地保護設(shè)備。舉例來說,當(dāng)數(shù)據(jù)表格給裝置X的標(biāo)定值是8 kV,給裝置Y的標(biāo)定值是15 kV的時候,由此能不能判斷裝置Y比較好呢?保護器的ESD標(biāo)定值只表明保護器本身能承受的負(fù)荷并非是設(shè)備能承受的。在許多情況,8-kV的裝置可能提供的保護比一個15-kV要好。除了保護裝置的ESD標(biāo)定值,電壓值(箝位電壓)之外,沖擊ASIC的涌流(剩余電流)值也是需要重點考慮的。

  比較的出發(fā)點:箝位電壓

  當(dāng)代的工業(yè)實踐要求發(fā)布箝位電壓,它是基于一個具有8μs上升時間和20μs持續(xù)時間的脈沖。大多數(shù)資料表明箝位電壓使用1-A脈沖,有時也采用更高電流的脈沖。有一點特別值得注意,這個脈沖不等價于具有1ns上升時間和60ns持續(xù)時間的ESD脈沖。另外在IEC 61000-4-2規(guī)定的等級4,其峰值電流為30A的脈沖沖擊下測量的箝位電壓,與電流為1-A的脈沖沖擊下測得的箝位電壓值有顯著差別。因為箝位電壓時通常是從資料表看到的可用的數(shù)據(jù)信息,所以當(dāng)比較不同的ESD保護裝置時,它提供了一個好的參考值。

  一般,半導(dǎo)體二極管有最低的箝位電壓峰值,而其抑制器和聚合體有相對較高的箝位電壓峰值。采用上面描述的1-A脈沖標(biāo)準(zhǔn),大多數(shù)的半導(dǎo)體ESD防護二極管額定箝位電壓介于8到15伏特之間。當(dāng)按IEC 61000-4-2的8千伏標(biāo)準(zhǔn)時,這些二極管顯現(xiàn)的典型箝位電壓峰值是50到100伏,這一現(xiàn)象還依賴于二極管的其他特性,如動態(tài)阻抗。相比之下,抑制器的箝位電壓能高出若干倍。典型的低電容抑制器具有的箝位電壓值變化范圍從150到500伏特。同時,由于“觸發(fā)”電壓要求高達500伏特,聚合體的使用受到它們的高箝位電壓特性的限制。高觸發(fā)要求減慢了聚合體的響應(yīng)時間,這增加了對被保護裝置產(chǎn)生危害的可能性??傮w而言,因為它們的較低箝位電壓和較快速的啟動時間,半導(dǎo)體二極管比聚合體或抑制器能提供更好的ESD防護。

剩余電流和動態(tài)阻抗

  流經(jīng)ASIC的電流量依賴于整個保護電路的動態(tài)阻抗與ASIC和其余電路的動態(tài)阻抗的比


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉