(adc) 文章進(jìn)入(adc)技術(shù)社區(qū)

高速模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換誤差率的解密

　　高速模數(shù)轉(zhuǎn)換器(ADC)存在一些固有限制，使其偶爾會(huì)在其正常功能以外產(chǎn)生罕見的轉(zhuǎn)換錯(cuò)誤。但是，很多實(shí)際采樣系統(tǒng)不容許存在高ADC轉(zhuǎn)換誤差率。因此，量化高速模數(shù)轉(zhuǎn)換誤差率(CER)的頻率和幅度非常重要?！　「咚倩騁SPS ADC(每秒千兆采樣ADC)相對(duì)稀疏出現(xiàn)的轉(zhuǎn)換錯(cuò)誤不僅造成其難以檢測(cè)，而且還使測(cè)量過程非常耗時(shí)。該持續(xù)時(shí)間通常超出毫秒范圍，達(dá)到幾小時(shí)、幾天、幾周甚至是幾個(gè)月。為了幫助消減這一耗時(shí)測(cè)試負(fù)擔(dān)，可以在一定“置信度”的確定性情況下估算誤差率，而仍然保持結(jié)果的質(zhì)量。　　誤碼率(BER
關(guān)鍵字： ADC CER

SAR ADC輸入類型間性能比較-II

　　我們繼續(xù)講解與逐次逼近寄存器 (SAR) 數(shù)模轉(zhuǎn)換器 (ADC) 輸入類型有關(guān)的內(nèi)容。在之前的部分中，我研究了輸入注意事項(xiàng)和SAR ADC之間的性能比較。在這篇帖子中，我們將看一看造成SAR ADC內(nèi)總諧波失真 (THD) 的源頭，以及他在不同的輸入類型間有什么不一樣的地方　　THD影響　　讓我們首先看看諧波失真是如何被引入的。本質(zhì)上來說，轉(zhuǎn)換器是一個(gè)非線性系統(tǒng)。如果系統(tǒng)完全線性，輸入“x”將在輸出上以線性的形式表現(xiàn)為“m
關(guān)鍵字： SAR ADC

SAR ADC輸入類型間性能比較- I

　　在選擇一個(gè)SAR ADC時(shí)所考慮的某些關(guān)鍵技術(shù)規(guī)格包括分辨率、通道數(shù)量、采樣率、電源范圍、功耗、數(shù)字接口和時(shí)鐘速度。但是諸如信噪比 (SNR) 和總諧波失真 (THD) 的噪聲和AC參數(shù)是怎樣的呢?這些參數(shù)會(huì)影響總體系統(tǒng)性能，并因此影響到SAR輸入類型的選擇?！　≡肼曈绊憽　味溯斎耄哼@些SAR只需要一條導(dǎo)線/電纜和一個(gè)單輸入驅(qū)動(dòng)器，如果有的話，連接至電源。需要注意的是，這些ADC測(cè)量相對(duì)于SAR自身接地的輸入信號(hào)。雖然這是最簡(jiǎn)單的配置，信號(hào)接地和SA
關(guān)鍵字： SAR ADC

【E課堂】ADC和DAC常用的56個(gè)技術(shù)術(shù)語

　　本文主要介紹了ADC和DAC常用的56個(gè)技術(shù)術(shù)語，如“采集時(shí)間”、“混疊”、“孔徑延遲”等，幫助初學(xué)者更好的理解專業(yè)術(shù)語?！　〔杉瘯r(shí)間　　采集時(shí)間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內(nèi)所需要的時(shí)間。采集時(shí)間(Tacq)的公式如下：　　　　混疊　　根據(jù)采樣定理，超過奈奎斯特頻率的輸入信號(hào)頻率為“混疊”頻率。也就是說，這些頻率被“折疊”或復(fù)制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊，必須對(duì)所有有害信
關(guān)鍵字： ADC DAC

祖父時(shí)代的ADC已成往事：RF采樣ADC給系統(tǒng)設(shè)計(jì)帶來諸多好處

數(shù)據(jù)轉(zhuǎn)換器現(xiàn)已蛻變?yōu)楦叨燃傻膯涡酒琁C。從第一款商用數(shù)據(jù)轉(zhuǎn)換器誕生以來，對(duì)更快數(shù)據(jù)速率的無止境需求驅(qū)動(dòng)著數(shù)據(jù)轉(zhuǎn)換器不斷向前發(fā)展。目前ADC的最新產(chǎn)品是采樣速率達(dá)到GHz的RF采樣ADC。更高帶寬的需求伴隨著更高容量的需求，這就給FPGA I/O帶來了更大的壓力，而RF采樣ADC可以利用內(nèi)部DDC予以化解。
關(guān)鍵字： ADC RF采樣 GHz 201603

【E課堂】正確理解和比較高速 ADC 的產(chǎn)品說明書

　　和一個(gè)產(chǎn)品的任何其他方面一樣，產(chǎn)品說明書也可以得到不斷的改進(jìn)，廠商正努力地詳細(xì)闡明產(chǎn)品說明書1。然而，市場(chǎng)上已經(jīng)遺留了許多產(chǎn)品/產(chǎn)品說明書版本，對(duì)新版本或者更早的版本來說，不同標(biāo)準(zhǔn)的采用也取決于不同的因素。即使有一些特定的標(biāo)準(zhǔn)已經(jīng)公開發(fā)表(如參考書目 2 所提到的)，標(biāo)準(zhǔn)的統(tǒng)一仍然是遙遙無期?！　”疚牡哪康木驮谟谕怀霾煌瑥S商或同一廠商在為不同的高速模數(shù)轉(zhuǎn)換器 (ADC) 撰寫產(chǎn)品說明書時(shí)所采用的標(biāo)準(zhǔn)之間的差異。表 1 是選擇正確器件時(shí)可以使用
關(guān)鍵字： TI ADC

如何收斂高速 ADC 時(shí)序

　　最近幾年，高速、高精度的模數(shù)轉(zhuǎn)換器變得疾速。在 2006 年，一款業(yè)界一流的 12-位轉(zhuǎn)換器才達(dá)到 250 兆采樣/秒 (MSPS)。而今天，這一速度已經(jīng)翻了一番，達(dá)到了 500 MSPS。14-位和 16-位精度的類似發(fā)展趨勢(shì)也日益明顯。這表明，在比特精度不變的條件下，ADC 速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長(zhǎng)的結(jié)果是，收斂數(shù)字時(shí)序來確保您終端系統(tǒng)的數(shù)據(jù)完整性正變得越來越重要?！　∫諗繒r(shí)
關(guān)鍵字： ADC

Δ-Σ轉(zhuǎn)換器的“多路復(fù)用”

　　在您開始設(shè)計(jì)以前，首先要看一下您想要數(shù)字化的信號(hào)類型。例如，如果您知道系統(tǒng)所有通道的最高、最低頻率以及精度要求，那么您可能會(huì)需要數(shù)個(gè) ADC?！　×硪环N情況下，這些通道可能具有互不相同的時(shí)間關(guān)系，這就要求一種能夠保護(hù)相位信息的同時(shí)采樣方法。您可以利用采樣保持電路和一個(gè) ADC 來達(dá)到這一目的，而使用獨(dú)立的 ADC 可能會(huì)更容易一些?！　D 1 顯示了一個(gè) Δ-Σ 轉(zhuǎn)換器多路復(fù)用電路，在該多路復(fù)用器的信號(hào)端上有一些
關(guān)鍵字：轉(zhuǎn)換器 ADC

【E課堂】ADC學(xué)習(xí)知識(shí)整理

　　本文給大家分享了ADC學(xué)習(xí)知識(shí)。　　過采樣頻率:增加一位分辨率或每減小6dB 的噪聲，需要以4 倍的采樣頻率fs 進(jìn)行過采樣. 　　假設(shè)一個(gè)系統(tǒng)使用12 位的ADC，每秒輸出一個(gè)溫度值(1Hz)，為了將測(cè)量分辨率增加到16 位，按下式計(jì)算過采樣頻率： fos=4^4*1(Hz)=256(Hz)。　　1. AD轉(zhuǎn)換器的分類下面簡(jiǎn)要介紹常用的幾種類型的基本原理及特點(diǎn)：積分型、逐次逼近型、并行比較型/串并行型、Σ-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型?！　? 　　1)
關(guān)鍵字： ADC 基準(zhǔn)源

高速ADC 的電源設(shè)計(jì)

　　系統(tǒng)設(shè)計(jì)人員正面臨越來越多的挑戰(zhàn)，他們需要在不降低系統(tǒng)組件(例如：高速數(shù)據(jù)轉(zhuǎn)換器)性能的情況下讓其設(shè)計(jì)最大程度地節(jié)能。設(shè)計(jì)人員們可能會(huì)轉(zhuǎn)而采用許多電池供電的應(yīng)用(例如：某種手持終端、軟件無線設(shè)備或便攜式超聲波掃描儀)，也可能會(huì)縮小產(chǎn)品的外形尺寸，從而需要尋求減少發(fā)熱的諸多方法。　　極大降低系統(tǒng)功耗的一種方法是對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的電源進(jìn)行優(yōu)化。數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)和工藝技術(shù)的一些最新進(jìn)展，讓許多新型ADC可以直接由開關(guān)電源來驅(qū) 動(dòng)，從而達(dá)到最大化功效的目的?！　∠到y(tǒng)
關(guān)鍵字： ADC LDO

更高的集成度、更低的成本需要更深入的系統(tǒng)理解

　　行業(yè)分析師們一致認(rèn)為未來系統(tǒng)的發(fā)展趨勢(shì)是移動(dòng)便攜、"綠色"節(jié)能，以及在終端設(shè)備中集成更多的傳感器。這種發(fā)展趨勢(shì)，要求模數(shù) (ADC) 轉(zhuǎn)換器和數(shù)模 (DAC) 轉(zhuǎn)換器具有更多的通道數(shù)、更高的速度和性能，同時(shí)還要求更低的功耗預(yù)算、更小的尺寸以及更低的成本?！　「鞔髷?shù)據(jù)轉(zhuǎn)換器廠商通過制造更多集成了其他電路組件的數(shù)據(jù)轉(zhuǎn)換器對(duì)這些需求做出了積極的響應(yīng)。盡管在許多微處理器內(nèi)核周圍有大量的外圍設(shè)備，一些性能需求正推動(dòng)許多特殊模擬前端或者其他模擬"
關(guān)鍵字： TI ADC

詳解如何設(shè)置高速ADC的共模輸入范圍

　　本文根據(jù)一個(gè)實(shí)用的電路設(shè)計(jì)闡述了如何設(shè)置高速ADC MAX1196的共模輸入范圍?！　≥斎牍材ｋ妷悍秶?Vcm)對(duì)于包含了基帶采樣和高速ADC的通信接收機(jī)設(shè)計(jì)非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對(duì)于單電源供電電路，饋送到放大器和ADC的輸入信號(hào)應(yīng)該偏置在Vcm范圍以內(nèi)的直流電平，能夠消除放大器和ADC設(shè)計(jì)的一大屏障，因?yàn)椴槐卦?V保持低失真和高線性度?！　≈苯酉伦冾l結(jié)構(gòu)的無線通信接收機(jī)通常采用差分、直流耦合方式與ADC連接。這種電路包含一個(gè)零中頻(ZIF)結(jié)構(gòu)，具有一個(gè)R
關(guān)鍵字： ADC MAX1196

精確的數(shù)據(jù)采集？全是相對(duì)的

　　“聰明的人解決問題，智慧的人避免問題。”— 阿爾伯特·愛因斯坦　　愛因斯坦也許也會(huì)愛上模擬設(shè)計(jì)，因?yàn)槠渲锌倳?huì)涉及一些相對(duì)論。例如在數(shù)據(jù)采集系統(tǒng)中，精確度是相對(duì)于數(shù)據(jù)轉(zhuǎn)換器參考電壓的?！　‘?dāng)模數(shù)轉(zhuǎn)換器 (ADC) 不含內(nèi)部參考時(shí)，數(shù)據(jù)采集系統(tǒng)就需要外部電壓參考電路。讓電路板及系統(tǒng)級(jí)設(shè)計(jì)人員非?？鄲赖氖? 這通常是精確數(shù)據(jù)采集系統(tǒng)性能不佳的源頭。ADC的轉(zhuǎn)換精度基于這些電路為ADC提供的精確電壓?！　『孟⑹怯腥齻€(gè)重要組件可幫助優(yōu)化外部參考電路，提高 ADC 性能。它們分別是：電壓參考、參考驅(qū)動(dòng)器放大器和
關(guān)鍵字：數(shù)據(jù)采集 ADC

"驅(qū)動(dòng) ADC 輸入" 時(shí)的第一經(jīng)驗(yàn)法則

　　工程師們喜歡通過多種方法簡(jiǎn)化設(shè)計(jì)流程。我最喜歡的是一直采用低阻抗電源驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器 (ADC) 輸入。為什么我會(huì)對(duì)這種方法情有獨(dú)鐘?因?yàn)樗蔀榫_數(shù)據(jù)采集模塊帶來諸多優(yōu)勢(shì)?！　∥覀兪紫葋砜匆环N常見應(yīng)用，其中需要將高電壓信號(hào)源進(jìn)行電平轉(zhuǎn)換，將其轉(zhuǎn)換為所需的 ADC 輸入范圍。圖 1 中的簡(jiǎn)單分壓器可用來解決該問題，即將 +/-5V 信號(hào)電平轉(zhuǎn)換為 0-5V。該分壓器的等效阻抗 Req等于 R1 與 R2 的并行結(jié)合?！　∧敲矗@種有限電源阻抗會(huì)如何影響數(shù)據(jù)采集系統(tǒng)?　　圖1　　高電源阻抗會(huì)在數(shù)據(jù)采集過程
關(guān)鍵字： ADC SNR

想了解 ADC 的非線性度嗎？揭開地毯看一看:)

　　上周，我把家里的地毯換成了木制地板。在移除客廳樓梯的地毯后，我注意到原本“一致”的樓梯臺(tái)階的進(jìn)深寬度其實(shí)很不均勻。對(duì)此，我感到非常驚奇，因?yàn)檫@么多年來我上上下下卻從未注意到臺(tái)階是不均勻的。這是因?yàn)榈靥航^妙地掩蓋了這個(gè)問題。　　以我書呆子式的思維方式，這件讓我不禁想到了高分辨率 SAR 模數(shù)轉(zhuǎn)換器 (ADC) 的問題。我原本以為我家的樓梯是均勻的，就像具有完美對(duì)稱的量化步進(jìn)的無噪聲 ADC 的理想轉(zhuǎn)換函數(shù)一樣。圖 1 顯示了 3 位 ADC 的實(shí)例情況?！　D1.ADC 轉(zhuǎn)換函數(shù)——“均勻一致的樓梯”　
關(guān)鍵字： ADC SAR