高速信號(hào)、時(shí)鐘及數(shù)據(jù)捕捉(05-100)

——

作者：Ian King, 美國國家半導(dǎo)體公司應(yīng)用技術(shù)工程師時(shí)間：2009-02-20 來源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

　　圖 2 顯示 ADC08D1000 芯片推薦采用的時(shí)鐘電路。這個(gè)電路包含Vari-L 壓控振蕩器和 LMX2312 鎖相環(huán)芯片。

本文引用地址：http://2s4d.com/article/91444.htm

　　圖 2 鎖相環(huán)及壓控振蕩器時(shí)鐘系統(tǒng)

　　鎖相環(huán)及壓控振蕩器可以確保 ADC08D1000 芯片在奈奎斯特輸入頻率的范圍內(nèi)能夠符合信噪比 (46dB) 的要求。圖 3 的 FFT 波動(dòng)圖顯示模/數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能，采用圖2電路產(chǎn)生1GSPS 的時(shí)鐘，對(duì) 489MHz 的輸入信號(hào)采樣。

　　數(shù)據(jù)捕捉

　　所謂高頻信號(hào)取樣 (即1 GSPS 或以上的取樣速度) 是指已轉(zhuǎn)換為數(shù)字形式的輸出數(shù)據(jù)必須以極高速度儲(chǔ)存起來或傳送。若要每秒進(jìn)行千兆次數(shù)據(jù)轉(zhuǎn)換，必須面對(duì)兩個(gè)大問題：首先是數(shù)字元件之間的信號(hào)完整性的問題，而另一個(gè)是每一時(shí)鐘周期的數(shù)據(jù)傳送率的問題。

　　為了盡量提高數(shù)字輸出的信號(hào)完整性，高速模/數(shù)轉(zhuǎn)換器便采用低電壓差分信號(hào)傳輸 (LVDS) 技術(shù)。

　　LVDS 信號(hào)傳輸技術(shù)的主要優(yōu)點(diǎn)是只需極低的功率便可支持極高的數(shù)據(jù)傳輸率。辦法是利用兩條電線將信號(hào)傳送到電路板的任何一角或電纜的另一端。每一導(dǎo)線的電壓以相反方向擺動(dòng)，而且電壓擺幅極小 (典型值為 350mV)。若與單端信號(hào)傳輸方式如 CMOS 或 TTL 相比，LVDS 的電壓擺幅明顯較小。正因?yàn)椴罘蛛娐繁旧碛锌乖胍舾蓴_的能力，所以能夠使用低電壓擺幅。也因?yàn)橛羞@個(gè)優(yōu)點(diǎn)，所以上升時(shí)間可以縮短，令信號(hào)頻率可以進(jìn)一步提高。

　　傳送差分信號(hào)的電路板信號(hào)線路必須有 100 的阻抗，這是 LVDS 標(biāo)準(zhǔn)的規(guī)定。連接接收器的差分線路終端必須設(shè)有 100 的電阻，以便與線路阻抗保持一致。發(fā)送器電路則內(nèi)置一個(gè) 3.5mA 的電流源，在 100 電阻上產(chǎn)生350mV的信號(hào)電壓，供接收電路檢測(cè)。

　　數(shù)據(jù)的高速傳送只是問題的一半，解決這個(gè)問題之后，還有數(shù)據(jù)儲(chǔ)存的問題，亦即如何將數(shù)據(jù)儲(chǔ)存入存儲(chǔ)器，以便進(jìn)行后期處理。模/數(shù)轉(zhuǎn)換器可以通過兩條通道提供多路分配數(shù)據(jù)輸出，這個(gè)設(shè)計(jì)的好處是可以利用兩個(gè) 8 位數(shù)據(jù)總線，同時(shí)輸出兩個(gè)連續(xù)的取樣，而并非只利用一個(gè) 8 位總線，按照取樣率的速度傳送數(shù)據(jù)。若采用這個(gè)方法，數(shù)據(jù)傳輸率會(huì)減慢一半速度，但數(shù)據(jù)的位數(shù)則會(huì)增加。以 1GSPS 的取樣率為例，模/數(shù)轉(zhuǎn)換器能以 500MHz 的速率輸出已轉(zhuǎn)換的數(shù)據(jù)。即使速度如此低，大部分離散式或內(nèi)置的 FPGA 存儲(chǔ)器仍然很難保證滿足要求。因此，較為理想的方法是采用雙倍數(shù)據(jù)傳輸率 (DDR) 技術(shù)，利用時(shí)鐘的上升及下降邊緣將數(shù)據(jù)傳送至輸出端。此外，若利用 DDR 技術(shù)傳送數(shù)據(jù)，速度保持不變，而時(shí)鐘頻率則會(huì)減慢一半至 250MHz。這是較為容易控制的頻率，而且屬于 CMOS 存儲(chǔ)器電路的操作頻率范圍內(nèi)。有關(guān)數(shù)據(jù)必須先在 FPGA 的輸入端加上對(duì)中間數(shù)據(jù)鎖存，才可存入存儲(chǔ)器之內(nèi)。第一個(gè)鎖存必須利用同相位的數(shù)據(jù)時(shí)鐘定時(shí)，而第二個(gè)鎖存則必須利用 180 異相的信號(hào)或反向數(shù)據(jù)時(shí)鐘定時(shí) (參看圖5)。