利用Allegro實(shí)現(xiàn)嵌入式系統(tǒng)高速電路布線設(shè)計(jì)

　　3.2 Xnet在IDE總線等長布線中的應(yīng)用

　　3.2.1系統(tǒng)中的IDE接口設(shè)計(jì)

　　EP9315強(qiáng)大的外設(shè)接口能力能夠直接驅(qū)動(dòng)IDE硬盤 ，布線時(shí)需要注意IDE總線的等長設(shè)置，但是IDE總線這類高速線需要端接匹配，可以防止信號反射和回流。如圖2所示其中的排阻起到了端接匹配的作用，但使得整個(gè)走線被分為好幾個(gè)NET，而Allegro中常用的走線長度設(shè)置 propagation_delay和relative_propagation_delay只能針對同一NET設(shè)置.IDE總線信號由EP9315扇出，要求EP9315到IDE接口走線DD*+UBDD*(如圖2中NET)等長，誤差為+/-20mil，最簡單的方法是分別設(shè)置DD*等長和 UBDD*等長，誤差各位+/-10mil，就可以達(dá)到要求，但是增加了布線難度，特別當(dāng)DD*有較大繞線空間。而UBDD*沒有足夠繞線空間時(shí)。這樣設(shè)置等長不可行。Allegro提供了一種方法，將DD*和UBDD*走線相加再進(jìn)行等長比對，這就要用到Xnet。

圖2 IDE總線接口原理圖

　　3.2.2 Xnet概念和Xnet等長設(shè)置

　　通常把連續(xù)的幾段由無源元件(電阻，電容或電感)連接的NET合稱為Xnet，如圖3所示。
Xnet示例

圖3 Xnet示例

　　圖2中將DD*和UBDD*設(shè)置為同一個(gè)Xnet。對屬于該Xnet的所有信號等長控制。Xnet等長設(shè)置分為以下步驟：

　　1.設(shè)置Xnet

　　選擇要設(shè)置Xnet的器件(圖2中為排阻RA1－RA4)，創(chuàng)建ESpiceDevice model，Allegro將自動(dòng)填入模型名稱，電路類型－Resistor，PIN連接順序：1，8，2，7，3，6，4，5，表示1和8是一個(gè)電阻 (見圖2)。至此，查看排阻兩邊NET都添加了同一Xnet屬性。

　　2.Xnet的等長設(shè)置

　　(1)建立Xnet的pin pair：在Allegro中打開constraint manager，選擇relative_propagation_delay屬性。已設(shè)置的Xnet自動(dòng)顯示，選擇Xnet建立pin pair，Allegro提供整個(gè)項(xiàng)目中Xnet關(guān)聯(lián)的起始pin和結(jié)束pin。選擇需要等長設(shè)置的起始pin和結(jié)束pin。

　　(2)建立等長 group：選中所有需要設(shè)置等長的pin pair，創(chuàng)建名為R_IDE_DATA的MATCH GROUP，在與relative_ propagation_delay對應(yīng)的工作窗體選擇區(qū)中出現(xiàn)了剛創(chuàng)建的R_IDE_DATA，其內(nèi)含建立的pin pair,按照IDE總線走線等長要求設(shè)置走線誤差10mil以內(nèi)，一般選擇最長走線為基準(zhǔn)線(target)。

　　(3)走線完成后，重新打開constrait manager對實(shí)際走線進(jìn)行分析，Allergo自動(dòng)顯示分析結(jié)果，綠色表示走線以基準(zhǔn)線為標(biāo)準(zhǔn)。走線誤差在10mil以內(nèi)。紅色表示走線誤差超過10mil，如果分析結(jié)果，大部分走線都為紅色，可以適當(dāng)調(diào)整基準(zhǔn)線的選擇。

　　此外，Allegro在等長走線時(shí)。會(huì)實(shí)時(shí)顯示走線長度是否在誤差范圍內(nèi)，可以使用蛇型線調(diào)整走線長度。這些都極大的確保了布線可靠性。

　　3.3差分線和阻抗控制在網(wǎng)絡(luò)布線中的應(yīng)用

　　3.2.1物理層接口芯片cs8952布線準(zhǔn)則

　　CS8952使用CMOS技術(shù)。提供一個(gè)高性能的100Base-X/10Base-T物理層(PHY)線路接口。它使自適應(yīng)均衡器達(dá)到最優(yōu)化的抗擾性和抗近端串?dāng)_(NEXT)性?？蓪⒔邮掌鞯膽?yīng)用擴(kuò)展至超過160米的電纜，它結(jié)合了一個(gè)標(biāo)準(zhǔn)介質(zhì)無關(guān)端口(MII)，可簡便地連接微處理器EP9315的介質(zhì)訪問控制器(MAC)。

　　以下一些PCB布線規(guī)則，將使得CS8952工作更加穩(wěn)定并得到良好的EMC性能：

　　 1. 使用多層電路板，至少有一個(gè)電源層，一個(gè)地層，疊層設(shè)置為：top，gnd，VCC，bottom。使用底層pcb走信號線只作為第二選擇。把所有的元件都放在頂層。然而，旁路電容優(yōu)選越靠近芯片越好，最好放置在CS8952下方的底層pcb上。RJ45終端元件和光纖元件可以選擇放在底層。

　　 2.4.99k的參考電阻應(yīng)該越靠近RES管腳越好，把電阻另外一端使用一個(gè)過孔接到地平面。鄰近的vss(85和87腳)接在電阻接地端，形成一個(gè)屏蔽。

　　 3.對關(guān)鍵信號Tx+/-，RX+/-，RX_NRz+/-控制阻抗，作為微帶傳輸線(差分對100歐，單線60歐)，MII信號作為68歐微帶傳輸線。

　　 4.差分傳輸線布線應(yīng)靠近(線寬間距6-8mil)，與其他走線、元件保證2個(gè)線寬的距離。TX和RX差分對布線遠(yuǎn)離彼此。必要時(shí)使用pcb的相對面。

　　3.2.2網(wǎng)絡(luò)部分關(guān)鍵信號差分走線和阻抗控制的設(shè)置

　　網(wǎng)絡(luò)部分差分線及其阻抗控制以信號Tx+/-為例。步驟如下：