FPGA+DSP實時三維圖像信息處理系統(tǒng)

　　三維圖像信息處理一直是圖像視頻處理領域的熱點和難點，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預處理、重建、構型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運算復雜，單純依靠通用PC很難達到實時性要求，不能滿足現(xiàn)行高速三維圖像處理應用。

　　本系統(tǒng)中，采用FPGA實現(xiàn)底層的信號預處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結構相對比較簡單，可同時兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結構復雜，可采用運算速度快、尋址方式靈活、通信機制強大的DSP實現(xiàn)[1，4]。

　　1 三維圖像處理系統(tǒng)組成

　　1.1 硬件系統(tǒng)構成

　　該系統(tǒng)由五個模塊組成，如圖1所示。

　　系統(tǒng)信息處理流程見圖2所示。CCD攝像機采集的多路模擬視頻信號經(jīng)MAX440按需要選定后，送入模數(shù)視頻轉(zhuǎn)換器SAA7111A將攝像機輸出的模擬全電視信號CVBS轉(zhuǎn)換成數(shù)字視頻信號；之后視頻信號流入圖像預處理器Spartan XC3S400,經(jīng)過提取中心顏色線、提取激光標志線和物體輪廓線的預處理后，配送到兩片TS201進行定標參數(shù)計算、坐標計算、三維重建、數(shù)據(jù)融合以及三維構型的核心運算；最后將DXF文件數(shù)據(jù)經(jīng)由PCI接口傳送到PC,完成三維圖像變換和顯示等最終處理；整個系統(tǒng)的邏輯連接和控制以及部分數(shù)據(jù)交換由另一片FPGA來完成[1]。

　　在體系結構設計上，FPGA處理器采用SIMD結構，在一個控制單元產(chǎn)生的控制信號下，數(shù)據(jù)通路中的三個算法并行運行。由于該系統(tǒng)要求處理速度較高，因而在數(shù)據(jù)通路中采用了流水線技術以提高速度。此外，本系統(tǒng)中為圖像存儲采用了許多大容量高速FIFO，以達到減少地址線，簡化控制的目的。

　　1.2 處理器芯片

　　為滿足系統(tǒng)大數(shù)據(jù)量快速處理的要求，三款核心芯片均為最新高性能產(chǎn)品，其硬件方面的特點給系統(tǒng)設計帶來極大的方便，其優(yōu)異的運算性能可確保系統(tǒng)的快速實時性。

　　FPGA芯片采用Xilinx公司近期推出的采用90nm工藝的Spartan3系列的XC3S400，該系列芯片是目前為止工藝最先進、價格較低、單位成本內(nèi)I/O管腳最多的平臺級可編程邏輯器件。XC3S400芯片內(nèi)部時鐘頻率可達326MHz，信號擺幅1.14V和3.45V，I/O口支持622Mbps的數(shù)據(jù)傳輸率，具有高性能SelectRAM內(nèi)部存儲器，多達4個數(shù)字時鐘管理器模塊和8個全局時鐘多路復用緩沖器。

　　DSP采用ADI公司的最新款基于并行處理設計、具有海量片內(nèi)RAM的TigerSHARC ADSP TS201。其內(nèi)部集成的RAM容量高達24Mbit，核心速度最高達600MHz。內(nèi)設雙運算模塊，每個包含一個ALU、MUL、64bit移位寄存器、32個32bit寄存器組和一個128bit通信邏輯單元，相關的數(shù)據(jù)對齊緩沖器；雙整數(shù)ALU，各有獨立的寄存器組，提供數(shù)據(jù)尋址和指針操作；4個128bit寬度內(nèi)部總線，每個都連接到6個4Mbit的內(nèi)部存儲器塊；提供與主機處理器、多處理器空間、片外存儲器映射外設、外部SRAM和SDRAM相連的外部端口；14通道DMA控制器；4個全雙工低電壓差分信號輸入的Link Port；具有片內(nèi)仲裁總線，用于多DSP無縫的連接。

　　數(shù)字化器采用了Philips公司的增強視頻輸入處理器(EVIP)——SAA7111A模數(shù)轉(zhuǎn)換器。該產(chǎn)品廣泛應用于個人視頻、多媒體、數(shù)字電視、可視電話、圖像處理、實時監(jiān)控等領域，純3.3V CMOS工藝的模擬視頻前端和數(shù)字視頻編碼器，能夠?qū)AL/TSC/ECAM視頻信號解碼為與CCIR-601相兼容的多種數(shù)字視頻格式，支持TV或VTR信號源的CVBS或S-Video視頻信號，最高圖像分辨率可達720×576，支持24位真彩色，可以通過串行總線動態(tài)配置SAA7111A模數(shù)轉(zhuǎn)換器的工作方式和各種參數(shù)。

　　2 模塊設計

　　2.1 視頻采集與數(shù)字化模塊

　　由于模擬攝像機采集的是PAL制的復合視頻信號(CVBS)，所以必須先將其數(shù)字化才能開始后繼數(shù)字視頻處理。視頻采集與數(shù)字化模塊主要包括一片視頻多路復用器MAX440、一片SAA7111A、一片I2C接口控制器PCF8584和一些連接邏輯。MAX440用來快速切換來自不同模擬輸入端的模擬視頻流，SAA7111A模數(shù)轉(zhuǎn)換器是該模塊的核心，它采集模擬視頻，將其數(shù)字化為720×576的RGB(8，8，8)真彩色信號格式的數(shù)字視頻，其輸出的RGB真彩色信號為16位，其中高字節(jié)和低字節(jié)數(shù)據(jù)周期分別為74ns和37ns，即低字節(jié)的頻率是高字節(jié)的1倍。這樣就要利用觸發(fā)器和兩個分別為13.5MHz和27MHz的時鐘信號，將輸入數(shù)據(jù)格式轉(zhuǎn)換為24位、周期均為74ns的RGB真彩色信號，此外，它還為整個硬件系統(tǒng)提供必要的時鐘和同步信號；PCI接口控制器通過PCF8584來配置和控制SAA7111A，連接邏輯由FPGA實現(xiàn)。