THE MATHWORKS擴(kuò)展了針對(duì)電子系統(tǒng)驗(yàn)證的產(chǎn)品組合

　　馬薩諸塞州內(nèi)蒂克市 –2008年4月11日 –The MathWorks于今日宣布推出一種連續(xù)的驗(yàn)證工作流程，該流程能夠?qū)碜匀齻€(gè)主要EDA公司的數(shù)字硬件仿真器與MATLAB和Simulink開發(fā)的系統(tǒng)級(jí)模型和算法相連接。

　　隨著能夠支持MATLAB和Simulink與Synopsys VCS MX功能驗(yàn)證解決方案之間系統(tǒng)仿真的EDA Simulator Link DS的推出，The MathWorks完成了其EDA Simulator Link組合，該組合還包括EDA Simulator Link MQ（針對(duì)Mentor Graphics的ModelSim和Questa）以及EDA Simulator Link IN（針對(duì)Cadence Incisive 仿真器）。

　　The MathWorks的EDA Simulator Link產(chǎn)品支持VHDL、Verilog以及混合語言仿真器，使工程師能夠?qū)?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/MATLAB">MATLAB和Simulink與其選擇的硬件描述語言（HDL）和寄存器傳輸級(jí)（RTL）仿真器相連接，為其硬件設(shè)計(jì)和驗(yàn)證工作。該產(chǎn)品還可以與來自The MathWorks的Simulink HDL Coder進(jìn)行無縫工作，實(shí)現(xiàn)MATLAB和Simulink開發(fā)的設(shè)計(jì)與之前的RTL IP的自動(dòng)集成。該EDA Simulator Link產(chǎn)品全面支持FPGA和ASIC市場(chǎng)中致力于縮短開發(fā)周期、減少設(shè)計(jì)缺陷以及降低驗(yàn)證成本的設(shè)計(jì)團(tuán)隊(duì)。

　　EDA Simulator Link產(chǎn)品在提高產(chǎn)品質(zhì)量和縮短驗(yàn)證時(shí)間上的成功，推動(dòng)了對(duì)硬件工作流程的附加界面的需求。EDA Simulator Link組合得到了擴(kuò)展，并促使EDA廠商為模擬和混合信號(hào)仿真器（如Synopsys Discovery AMS和Saber、Cadence Virtuoso Multi-Mode Simulation、Cadence PSpice和Cadence Allegro AMS仿真器以及Mentor Graphics ADVance MS（ADMS））提供類似的工具。
 
　　“The MathWorks 繼續(xù)從算法開發(fā)向ESL設(shè)計(jì)發(fā)展，并且現(xiàn)在致力于工作流程的驗(yàn)證部分”，Gary Smith EDA公司的創(chuàng)始人和首席分析師說道，“他們已經(jīng)從一個(gè)單一工具的提供者發(fā)展到一個(gè)提供從上到下的工作流程設(shè)計(jì)的供應(yīng)商。

　　“當(dāng)今的半導(dǎo)體和電子公司均依賴一系列的工具，來設(shè)計(jì)和驗(yàn)證他們的產(chǎn)品，” The MathWorks信號(hào)處理和通信主管Ken Karnofsky說，“如今，執(zhí)行和驗(yàn)證團(tuán)隊(duì)可以重新使用在MATLAB和Simulink中完成的算法以及系統(tǒng)級(jí)設(shè)計(jì)和驗(yàn)證工作以減少項(xiàng)目和硬件實(shí)現(xiàn)工具的下游設(shè)計(jì)和驗(yàn)證時(shí)間。通過在整個(gè)產(chǎn)品開發(fā)過程中集成已經(jīng)使用的優(yōu)選工具和語言，降低了成本。”