新聞中心

EEPW首頁 > 網(wǎng)絡與存儲 > 設計應用 > 面向便攜式USB設計的寬帶模擬開關(04-100)

面向便攜式USB設計的寬帶模擬開關(04-100)

—— 面向便攜式USB設計的寬帶模擬開關
作者:飛兆半導體公司應用系統(tǒng)工程師 Jeff Ju 時間:2008-04-09 來源: 收藏

  引言

本文引用地址:http://2s4d.com/article/81398.htm

  隨著PC主機與便攜式設備如手機和數(shù)碼相機等之間的快速上聯(lián)和下載需求不斷增加,通用串行總線()接口已成為終端設備之間數(shù)據(jù)傳輸?shù)闹饕B接。尤其是對于可拍照手機與打印機之間無須PC介入的直接接口, OTG更起著重要作用。在講求美觀設計的驅(qū)動下,例如利用微型AB 連接器等小型連接取代笨拙的耳機連接器,高帶寬模擬開關在高端手機設計的應用越來越廣泛,用作USB線和外部耳機間的引腳共享。

  應用研究

  為了滿足USB外設間的直接接口要求,高端的手機設計如基于CDMA 2000平臺都采用了USB OTG。新的主機談判協(xié)議 (HNP) 使得手機可以充當主機或作為外設,能將圖片等文件直接輸出至打印機。它還比UART輸出等串行I/O提供更高的數(shù)據(jù)傳輸率 (12Mbps)。但典型的設計仍會保留UART輸出,利用高帶寬模擬開關在USB和UART功能間切換,以便于維護和提供線纜選擇的靈活性。出于同樣的設計美觀考慮,模擬開關也可用于USB I/O和音頻耳機輸出之間的引腳共享。通過這一共享特性,笨拙的耳機連接器可由小型串行數(shù)據(jù)I/O所替代,以實現(xiàn)更小巧的設計。

  

 

  除引腳共享外,模擬開關還可廣泛應用于便攜式設計中USB總線的上拉控制。如圖2所示,當VBUS供電電壓被斷開后,到D+的上拉電阻(1.5K歐姆)應在10秒內(nèi)與3V終端斷開。在VBUS導通時,開關應以極小的導通阻抗提供最少的衰減,以便降低功耗及DC壓降。快捷半導體的1歐姆模擬開關(FSA1156)的截止漏電流低至20nA,并提供8KV ESD(HBM)總線保護,因而特別適合這類應用。

  

 

  圖3顯示了模擬開關的另一種應用,即用于數(shù)碼相機(DSC)或手機等便攜式設計的總線隔離。這種隔離十分重要,可保護內(nèi)部ASIC免受外部噪聲干擾。此外,對于帶USB OTG接口的高端便攜式設計,USB PHY與外部世界的隔離可進一步減少兩用設備之間(如兩部手機)觸發(fā)錯誤會話請求協(xié)議(SRP)脈沖的潛在危險。在這類應用中,當串行總線被切斷后,便需卓越的截止隔離功能。若數(shù)據(jù)總線被激活,則需要模擬開關提供高帶寬性能以減少確定性抖動??旖莅雽w的雙重單刀單擲(SPST)開關FSA1256具有300MHz帶寬和提供-70db截止隔離性能,可以全速通過USB 2.0而無明顯邊緣失真,因此特別適合于這類應用。其超小型MicroPakTM封裝(僅占用2.56mm2的PCB面積)更針對嚴格空間要求的便攜式設計而優(yōu)化。

  

 

  如何選擇合適的USB模擬開關

  除對以上應用的建議外,我們現(xiàn)進一步探討開關規(guī)范和整體系統(tǒng)信號完整性之間的關聯(lián)。大多數(shù)便攜式設計現(xiàn)在仍采用12Mbps數(shù)據(jù)吞吐量的全速I/O。數(shù)據(jù)信號的上升和下降時間由4ns至20ns不等。當此低邊緣的信號(20ns上升/下降時間)經(jīng)過開關時,開關可看到信號從低到高幾乎全軌的慢慢轉(zhuǎn)變。當信號通過開關后,信道導通電阻(RON)將被電壓瞬態(tài)輸入所調(diào)制,并且可能由于導通電阻的變化而引起相位延遲差異。這一差異隨后會導致相位抖動,因此需要帶有低導通平滑阻抗(RFLAT(ON))的模擬開關。但是,過于強調(diào)平滑性會誤導設計者。事實上,較低的導通阻抗和阻抗平滑性會導致更高的導通電容,從而降低開關帶寬。低帶寬的模擬開關對于全軌變動的快速上升/下降時間信號可能會帶來更多的確定性抖動。因此必須考慮偏移和帶寬之間的折衷。快捷半導體的FSUSB11開關具有350MHz帶寬,并提供良好的偏移性能(典型值為150ps)。

  圖4顯示了工作于12Mbps全速模式下USB開關的AC波形,其附加抖動只有1.25ns(峰值至峰值)。USB開關對單位間隔抖動的影響低于2%,而且不會影響驅(qū)動器邊的抖動預算。超低RON平滑(0.2歐姆)和差分信道阻抗有助于減少傳輸延遲差異,并最終將確定性抖動減至最小。傳輸延遲很小,這對D+和D-線的偏移影響微不足道。得益于這一超低RON平滑,上升和下降時間的不對稱性僅限于USB規(guī)范的10%之內(nèi)。像的FSUSB11模擬開關便非常適合這類應用,如圖1所示。

  線路板布線建議

  在對USB信號進行布線時,設計者可使用一些布線技巧來加快PCB設計進程。首先,差分信號的跡線長度差異必須減至最小,以優(yōu)化信道間的偏移,從而降低確定性抖動。此外,開關必須放置在靠近USB驅(qū)動器輸出的地方,作為驅(qū)動輸出的集總負載。這一安排有助于減少反射或逆程損耗,并且提高EMI性能。USB驅(qū)動器和連接器之間的跡線長度應減至最少,以獲得最好的信號完整性,否則跡線感應可能會與模擬開關的導通電容一起降低數(shù)據(jù)路徑的帶寬。這會使信號邊緣惡化,引起更大的附加抖動。為了減少靜態(tài)功耗,建議采用選擇性控制信號在0至VCC間切換。除了在四層設計中電源和接地之間的自然去耦電容外,額外的去耦電容(1mF和0.1mF)也需要放置在靠近USB開關VCC引腳的地方,帶來更好的導通阻抗平滑和較低的附加抖動。

  結(jié)語

  隨著便攜式設計對USB功能需求的增加,具有高ESD和截止隔離性能的模擬開關正廣泛地用于PDA、手機和數(shù)碼相機等應用中,在提供可靠性能的同時實現(xiàn)更富吸引力的輕巧設計。通過小型連接器降低外部引腳連接的發(fā)展趨勢,將進一步驅(qū)動模擬開關在這類設計中的使用。與PCB可靠地連接的微型封裝如MicroPakTM等,更為PCB空間受限的便攜式應用帶來額外的優(yōu)勢?!?/p>



關鍵詞: 飛兆半導體 USB 寬帶

評論


相關推薦

技術專區(qū)

關閉