采用MPC5200實現(xiàn)高速視頻探測的車內(nèi)應(yīng)用

采用MPC5200實現(xiàn)高速視頻探測的車內(nèi)應(yīng)用

汽車廠商正越來越多地通過對車內(nèi)和車外捕捉到的高速視頻影像進行處理來提高汽車的安全性。當(dāng)前，汽車廠商們面臨的挑戰(zhàn)是擁有一種具備如下特征的經(jīng)濟高效的技術(shù)：支持連接CMOS視頻傳感器的標準化高速接口；強大的處理能力，包括充足的MIPS（在需要時可執(zhí)行視頻探測算法）和雙倍精度的浮點單元（FPU，可提高執(zhí)行算法的速度）；讀取全部圖像的DMA能力，能夠減少中斷的次數(shù)、提高整體數(shù)據(jù)吞吐量、加快高速存儲系統(tǒng)的訪問速度、將處理器核心從處理日常數(shù)據(jù)移動功能中解放出來；支持下一代雙數(shù)據(jù)速率（DDR）內(nèi)存，實現(xiàn)快速數(shù)據(jù)存儲和檢索；與安全設(shè)備（如氣囊等）實現(xiàn)經(jīng)濟高效的快速連接（集成的CAN和J1850 BDLC可以降低數(shù)據(jù)傳輸?shù)难舆t和總體系統(tǒng)成本，可擴展到下一代汽車網(wǎng)絡(luò)，如面向媒體的系統(tǒng)傳輸MOST)；能在85℃和105℃環(huán)境中運行，具體視成像傳感器所處的位置而定；只需較低功率即可運行。
圖1  MPC5200結(jié)構(gòu)圖
來自于飛思卡爾半導(dǎo)體公司的MPC5200高性能嵌入式處理器以一個緊湊型的低功率設(shè)備就能滿足所有這些設(shè)計要求。尤其值得一提的是，MPC5200集成了一個高性能的MPC603e核心，該核心能在400 MHz 的頻率和-40至85℃的溫度范圍內(nèi)處理760 Dhrystone 2.1 MIPS。PowerPC(r) 核心也利用了一個高性能、雙倍精度的浮點單元（FPU），可加快與其它關(guān)鍵任務(wù)平行的復(fù)雜數(shù)學(xué)運算的速度。以264 MHz (500 MIPS)運行的105 ℃版本還可以用于司機座位以外可能需要更高溫度級別的地方。在FPU的幫助下，MPC5200處理能力可為大多數(shù)視頻探測算法提供足夠的支持。集成的PCI接口則為CMOS圖像傳感器提供標準化的高速接口。CMOS圖像傳感器能以每秒80至100幀的速率將圖像數(shù)據(jù)傳輸?shù)組PC5200中，具體視PCI時鐘和照片的分辨率而定。
BestComm智能DMA控制器能加快攝像機數(shù)據(jù)傳輸?shù)絻?nèi)存中進行處理的速度，從而最大程度地減輕MPC603e主處理器核心上的負荷，使其可以解放出來，處理視頻探測算法等任務(wù)。此外，BestComm控制器的使用還可以最大程度地降低主核心上的總體中斷負荷，繼而加速總體吞吐量。集成的CAN和J1850控制器，再加上外置MOST(r) 的支持，為汽車安全系統(tǒng)的剩余部分提供了經(jīng)濟高效的集成，并降低了與這些網(wǎng)絡(luò)進行通信的延遲。
下文描述了如何通過PCI接口，為MPC5200設(shè)計一個基本的高速攝像機接口電路。在本例中，我們使用了飛思卡爾（前身為摩托羅拉）MCM20014 CMOS傳感器，但其它傳感器可以使用幾乎完全相同的接口機制。該接口非常明了，而且只需較少的接口邏輯就能完成連接。

使用MPC5200的時鐘假設(shè)

最可能的XLB釋放目標頻率為132 MHz；IPBus為66 MHz；PCIclk（外部總線時鐘）為66 MHz；XTAL的預(yù)期輸入頻率為33 MHz。對于本應(yīng)用，最大的PCI頻率為33 MHz。

時鐘選擇代表如下可能的4-1、2-1或1-1比率結(jié)構(gòu)：XLB->IPBus、IPBus->PCIclk。在132 MHz XLB時，IPBus必須設(shè)置為4:1或2:1（分別適用于33 MHz 或66 MHz IPBus）。根據(jù)IPBus 的情況（33 MHz、16.5 MHz與 33 MHz IPBus一起工作；或33 MHz 與a 66 MHz IPBus一起工作），PCIclk可能支持1:1的比率，也可能支持2:1的比率。在處理器端，可能使用一個66 MHz的PCIclk ，但在撰寫本文時，市場上的圖像傳感器還未達到該速度。
* 如果要求50%的負載循環(huán)，生成HCLK的PWM輸出值只能是IPBus時鐘的偶整數(shù)商。
注釋：從BestComm 到XLB的突發(fā)處理在XBL頻率上進行處理，但來自外圍設(shè)備的數(shù)據(jù)由BestComm在IPBus頻率上捕捉。
* 可能的時鐘關(guān)系示例：
XTAL：27 MHz，XLB：108 MHz，IPB：54 MHz， PCI：27 MHz，HCLK：13.5 MHz (來自 IPBus時鐘的4/1比率的PWM)
XTAL：33 MHz， XLB：132 MHz， IPB： 66 MHz， PCI：33 MHz， HCLK：8.25 MHz (來自 IPBus時鐘的8/1比率的PWM)
XTAL輸入可以變化，以產(chǎn)生不同的運行頻率，但是8.25 MHz 的HCLK應(yīng)該適用于攝像機，而且它還在DMA時鐘和傳感器數(shù)據(jù)速率（PCIclk 到HCLK）之間提供4:1的差異。這對可能發(fā)生的潛在帶寬問題有所幫助。方法是在傳感器數(shù)據(jù)總線和PCI數(shù)據(jù)總線之間提供接口邏輯。我們?yōu)?:1和4:1兩種情況提供了示例電路。MPC5200的接口邏輯非常簡單，然而，這里有一些必須認真考慮的系統(tǒng)應(yīng)用問題。
其中一個值得注意的事項就是，是否將PCI總線用于攝像機數(shù)據(jù)傳輸以外的其它用途。如果需要與其它設(shè)備共享PCI總線，接口邏輯就必須與其它PCI目標共存，這就要求有額外的電路。如果不需要與其它任何設(shè)備共享PCI總線，接口邏輯就可以認為任何PCI處理都是針對它的，這樣邏輯就變得非常簡單。
圖2展示了連接到必需的接口邏輯或直接連接到傳感器的MPC520 PCI信號。圖中的粗線表示三態(tài)的情形?？偩€需要外部上拉電阻，這樣在其輸入值中，接口邏輯就會出現(xiàn)一個邏輯數(shù)字“1”。傳感器在其幀有效時段中顯示：傳感器上有一幀正準備進行傳輸。該信號將通過IRQ線連接到MPC5200。幀傳輸需要由MPC5200 PCI控制器驅(qū)動。
* MPC5200 PCI使Frame_b輸出低電平，以開始進行處理。AD線由MPC5200通過地址信息進行驅(qū)動。接口邏輯可以忽略這一階段。
* MPC5200 PCI 使Irdy_b輸出低電平，以啟動數(shù)據(jù)階段。AD線仍然由MPC5200推動，直到目標（接口邏輯）判斷Devsel_b “要求”該處理。
圖2  MPC5200-接口-CMOS傳感器連接圖
注釋：如果HCLK與PCIclk 的比率為2:1，則PCIclk與接口邏輯的連接就沒有必要（邏輯將完全變成聯(lián)合體）。對一個4:1 PCIclk-HCLK的比率來說（人們更期望這樣），需要一個觸發(fā)器來延遲和縮短PCI信號Trdy_b的持續(xù)。
圖3  PCI標準接口
* 只要目標保持Trdy_b處于高狀態(tài)，MPC5200 PCI就能使AD總線處于三態(tài)之一（tri-state），并保持在等待狀態(tài)。
* 在任何剛出現(xiàn)的PCIclk邊緣，其中Trdy_b被探測為低，PCI就會捕捉到數(shù)據(jù)并認為要傳輸一個數(shù)據(jù)拍。
* 在完成了下一個到最后一個數(shù)據(jù)拍后，MPC5200 PCI使Frame_b輸出低電平，這表示正在請求最后一個數(shù)據(jù)拍。
* 當(dāng)目標傳輸完最后一個數(shù)據(jù)拍（以Trdy_b變低為標志）后，MPC5200 PCI使Irdy_b輸出低電平，處理完畢。
* 還有其它一些信號與PCI處理有關(guān)，但它們用于PCI傳輸?shù)腻e誤情況中，在本應(yīng)用中不作要求。
當(dāng)兼容3.3伏的CMOS攝像機傳感器三態(tài)其數(shù)據(jù)總線時，傳感器的數(shù)據(jù)線路就與PCI AD總線進行直接、有效的連接。否則，在這一設(shè)計中需要數(shù)據(jù)轉(zhuǎn)發(fā)器。在對傳感器的LineValid信號進行判斷時，該傳感器只應(yīng)該驅(qū)動數(shù)據(jù)線路。
圖4  27MHz的PCIclk、13.5MHz（或相似頻率）的HCLK 的2-1 邏輯
只有在沒有其它真正的PCI目標設(shè)備連接到PCI接口上時，該示例接口才發(fā)揮作用。否則，某些支持的類型需要通知接口邏輯響應(yīng)即將到來的PCI處理。
* 在2:1的情況中，當(dāng)HCLK低時，傳感器數(shù)據(jù)有效，并隨HCLK的再次出現(xiàn)而作為下一個數(shù)據(jù)拍，下一個出現(xiàn)的PCIclk 邊緣就會捕捉數(shù)據(jù)。
注釋：PCI處理必須在LineValid判斷之前進行。PCI處理在LineValid 變高時，一直由Trdy_b 保持等待狀態(tài)。由于5200Enable 要求拒絕幾次循環(huán)，在PCI處理結(jié)束時可能還需要額外的電路來關(guān)閉此電路。在這一過程中，人們可能會要求進行非攝像機的PCI處理（該接口邏輯絕不能響應(yīng)）。
圖5  33MHz的PCIclk和8.25MHz（或相似頻率）的HCLK的2-1邏輯
* 由于HCLK源自MPC5200 PWM，HCLK處理發(fā)生在PCIclk邊緣后（根據(jù)設(shè)計，PCIclk應(yīng)提前到達總線）
* 當(dāng)HCLK下降時，Trdy_b的判斷要延遲一個PCIclk
* 當(dāng)HCLK升高時，Trdy_b也立刻升高。
* 這在PCIclk 邊緣創(chuàng)建了PCI數(shù)據(jù)拍捕捉，然后，PCIclk邊緣再創(chuàng)建不斷上升的HCLK（其中像素在增加）
控制傳感器數(shù)據(jù)讀取的BestComm任務(wù)非常靈活，能根據(jù)傳感器的大小進行調(diào)節(jié)。在基于飛思卡爾CMOS傳感器的本例中，我們使用640 * 480像素，每像素10比特。在每一行后面，脈沖停止，BestComm任務(wù)會自動開始下一行的讀取，直到完成整幅圖片。這種方法具有很高的幀速率，每行的開銷為15 clks。
640像素數(shù)據(jù)時鐘 + 15時鐘= 655時鐘
655 時鐘 * 480 線路 = 每幀314.4k時鐘
33 MHz PCI 時鐘 -> 每幀9,52 ms ，每秒105幀
幀速率取決于時鐘和傳感器的分辨率。
為完成一幅完整的圖片而讀取的脈沖的長度和行數(shù)就是BestComm的參數(shù)，這些參數(shù)可以根據(jù)每種傳感器的類型進行調(diào)整。
采用接口實現(xiàn)的幀吞吐量比該應(yīng)用的幀速率要高得多。限制因素是用于算法所需的計算能力，該算法與應(yīng)用的關(guān)系非常緊密。飛思卡爾能以一個集成的FPU提供400 MHz和760 MIPS的MPC603e核心。