DSP是什么

Digital Signal Processing 數字信號處理

 
 
 作為一個案例研究，我們來考慮數字領域里最通常的功能：濾波。簡單地說，濾波就是對信號進行處理，以改善其特性。例如，濾波可以從信號里清除噪聲或靜電干擾，從而改善其信噪比。為什么要用微處理器，而不是模擬器件來對信號做濾波呢？我們來看看其優(yōu)越性： 

模擬濾波器（或者更一般地說，模擬電路）的性能要取決于溫度等環(huán)境因素。而數字濾波器則基本上不受環(huán)境的影響。 
數字濾波易于在非常小的寬容度內進行復制，因為其性能并不取決于性能已偏離正常值的器件的組合。 
一個模擬濾波器一旦制造出來，其特性（例如通帶頻率范圍）是不容易改變的。使用微處理器來實現數字濾波器，就可以通過對其重新編程來改變?yōu)V波的特性。

  
                               信號處理方式的比較
 
比較因素          模擬方式                             數字方式
 
修改設計的靈活性  修改硬件設計，或調整硬件參數         改變軟件設置
 
精度              元器件精度                           A/D的位數和計算機字長，算法
 
可靠性和可重復性  受環(huán)境溫度、濕度、噪聲、             不受這些因素的影響

                  電磁場等的干擾和影響大 
  
 
大規(guī)模集成      盡管已有一些模擬集成電路，但品        DSP器件體積小、功能強、功耗小、

                種較少、集成度不高、價格較高         一致性好、使用方便、性能/價格比高 
   
 
實時性          除開電路引入的延時外，處理是實時的    由計算機的處理速度決定
 
高頻信號的處理  可以處理包括微波毫米波乃至光波信號    按照奈準則的要求，受S/H、A/D和處

                                                      理速度的限制
 

 
 
Digital Signal Processor 數字信號處理器

 
 
  

微處理器（Microprocessor）的分類 
  
1，通用處理器（GPP）
 
采用馮.諾依曼結構，程序和數據的存儲空間合二而一 
8-bit Apple（6502），NEC PC-8000（Z80） 
8086/286/386/486/Pentium/Pentium II/ Pentium III 
PowerPc 64-bit CPU（SUN Sparc，DEC Alpha, HP） 
CISC 復雜指令計算機, RISC 精簡指令計算機 
采取各種方法提高計算速度，提高時鐘頻率，高速總線，多級Cashe，協處理器等 
 
2，Single Chip Computer/ Micro Controller Unit（MCU）
 
除開通用CPU所具有的ALU和CU，還有存儲器（RAM/ROM）寄存器，時鐘，計數器，定時器，串/并口，有的還有A/D，D/A 
INTEL MCS/48/51/96（98） 
MOTOROLA HCS05/011 
 
3，DSP
 
采用哈佛結構，程序和數據分開存儲 
采用一系列措施保證數字信號的處理速度，如對FFT的專門優(yōu)化 
 

 

                                MCU與DSP的簡單比較
 
 
                            MCU                            DSP 
  
                    低檔            高檔            低檔         高檔
 
指令周期(ns)         600            40               50            5
 
乘加時間(ns)         1900           80               50            5
 
US$/MIPS             1.5            0.5             0.15          0.1
 

 
 
DSP處理器與通用處理器的比較

 
 
 考慮一個數字信號處理的實例，比如有限沖擊響應濾波器（FIR）。用數學語言來說，FIR濾波器是做一系列的點積。取一個輸入量和一個序數向量，在系數和輸入樣本的滑動窗口間作乘法，然后將所有的乘積加起來，形成一個輸出樣本。

類似的運算在數字信號處理過程中大量地重復發(fā)生，使得為此設計的器件必須提供專門的支持，促成了了DSP器件與通用處理器（GPP）的分流：

1 對密集的乘法運算的支持

GPP不是設計來做密集乘法任務的，即使是一些現代的GPP，也要求多個指令周期來做一次乘法。而DSP處理器使用專門的硬件來實現單周期乘法。DSP處理器還增加了累加器寄存器來處理多個乘積的和。累加器寄存器通常比其他寄存器寬，增加稱為結果bits的額外bits來避免溢出。
同時，為了充分體現專門的乘法-累加硬件的好處，幾乎所有的DSP的指令集都包含有顯式的MAC指令。

2 存儲器結構

傳統上，GPP使用馮.諾依曼存儲器結構。這種結構中，只有一個存儲器空間通過一組總線（一個地址總線和一個數據總線）連接到處理器核。通常，做一次乘法會發(fā)生4次存儲器訪問，用掉至少四個指令周期。

大多數DSP采用了哈佛結構，將存儲器空間劃分成兩個，分別存儲程序和數據。它們有兩組總線連接到處理器核，允許同時對它們進行訪問。這種安排將處理器存貯器的帶寬加倍，更重要的是同時為處理器核提供數據與指令。在這種布局下，DSP得以實現單周期的MAC指令。

還有一個問題，即現在典型的高性能GPP實際上已包含兩個片內高速緩存，一個是數據，一個是指令，它們直接連接到處理器核，以加快運行時的訪問速度。從物理上說，這種片內的雙存儲器和總線的結構幾乎與哈佛結構的一樣了。然而從邏輯上說，兩者還是有重要的區(qū)別。

GPP使用控制邏輯來決定哪些數據和指令字存儲在片內的高速緩存里，其程序員并不加以指定（也可能根本不知道）。與此相反，DSP使用多個片內存儲器和多組總線來保證每個指令周期內存儲器的多次訪問。在使用DSP時，程序員要明確地控制哪些數據和指令要存儲在片內存儲器中。程序員在寫程序時，必須保證處理器能夠有效地使用其雙總線。

此外，DSP處理器幾乎都不具備數據高速緩存。這是因為DSP的典型數據是數據流。也就是說，DSP處理器對每個數據樣本做計算后，就丟棄了，幾乎不再重復使用。

3 零開銷循環(huán)

如果了解到DSP算法的一個共同的特點，即大多數的處理時間是花在執(zhí)行較小的循環(huán)上，也就容易理解，為什么大多數的DSP都有專門的硬件，用于零開銷循環(huán)。所謂零開銷循環(huán)是指處理器在執(zhí)行循環(huán)時，不用花時間去檢查循環(huán)計數器的值、條件轉移到循環(huán)的頂部、將循環(huán)計數器減1。

與此相反，GPP的循環(huán)使用軟件來實現。某些高性能的GPP使用轉移預報硬件，幾乎達到與硬件支持的零開銷循環(huán)同樣的效果。

4 定點計算

大多數DSP使用定點計算，而不是使用浮點。雖然DSP的應用必須十分注意數字的精確，用浮點來做應該容易的多，但是對DSP來說，廉價也是非常重要的。定點機器比起相應的浮點機器來要便宜（而且更快）。為了不使用浮點機器而又保證數字的準確，DSP處理器在指令集和硬件方面都支持飽和計算、舍入和移位。

5 專門的尋址方式

DSP處理器往往都支持專門的尋址模式，它們對通常的信號處理操作和算法是很有用的。例如，模塊（循環(huán)）尋址（對實現數字濾波器延時線很有用）、位倒序尋址（對FFT很有用）。這些非常專門的尋址模式在GPP中是不常使用的，只有用軟件來實現。

6 執(zhí)行時間的預測

大多數的DSP應用（如蜂窩電話和調制解調器）都是嚴格的實時應用，所有的處理必須在指定的時間內完成。這就要求程序員準確地確定每個樣本需要多少處理時間，或者，至少要知道，在最壞的情況下，需要多少時間。

如果打算用低成本的GPP去完成實時信號處理的任務，執(zhí)行時間的預測大概不會成為什么問題，應為低成本GPP具有相對直接的結構，比較容易預測執(zhí)行時間。然而，大多數實時DSP應用所要求的處理能力是低成本GPP所不能提供的。

這時候，DSP對高性能GPP的優(yōu)勢在于，即便是使用了高速緩存的DSP，哪些指令會放進去也是由程序員（而不是處理器）來決定的，因此很容易判斷指令是從高速緩存還是從存儲器中讀取。DSP一般不使用動態(tài)特性，如轉移預測和推理執(zhí)行等。因此，由一段給定的代碼來預測所要求的執(zhí)行時間是完全直截了當的。從而使程序員得以確定芯片的性能限制。

7 定點DSP指令集

定點DSP指令集是按兩個目標來設計的：