什么是JTAG及JTAG接口簡介

1  JTAG(Joint Test Action Group;聯(lián)合測試行動小組)是一種國際標準測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 
JTAG最初是用來對芯片進行測試的，JTAG的基本原理是在器件內(nèi)部定義一個TAP（Test Access Port;測試訪問口）通過專用的JTAG測試工具對進行內(nèi)部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試?，F(xiàn)在，JTAG接口還常用于實現(xiàn)ISP（In-System Programmable�在線編程），對FLASH等器件進行編程。 
JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內(nèi)部的所有部件進行編程

具有JTAG口的芯片都有如下JTAG引腳定義： 
TCK——測試時鐘輸入；

TDI——測試數(shù)據(jù)輸入，數(shù)據(jù)通過TDI輸入JTAG口；

TDO——測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO從JTAG口輸出；

TMS——測試模式選擇，TMS用來設置JTAG口處于某種特定的測試模式。

可選引腳TRST——測試復位，輸入引腳，低電平有效。

含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。

JTAG內(nèi)部有一個狀態(tài)機，稱為TAP控制器。TAP控制器的狀態(tài)機通過TCK和TMS進行狀態(tài)的改變，實現(xiàn)數(shù)據(jù)和指令的輸入。圖1為TAP控制器的狀態(tài)機框圖。

2 JTAG芯片的邊界掃描寄存器

JTAG標準定義了一個串行的移位寄存器。寄存器的每一個單元分配給IC芯片的相應引腳，每一個獨立的單元稱為BSC（Boundary-Scan Cell）邊界掃描單元。這個串聯(lián)的BSC在IC內(nèi)部構成JTAG回路，所有的BSR（Boundary-Scan Register）邊界掃描寄存器通過JTAG測試激活，平時這些引腳保持正常的IC功能。圖2為具有JTAG口的IC內(nèi)部BSR單元與引腳的關系。

3 JTAG在線寫Flash的硬件電路設計和與PC的連接方式

以含JTAG接口的StrongARM SA1110為例，F(xiàn)lash為Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過程序?qū)TAG口的控制指令和目標代碼從PC的并口寫入JTAG的BSR中。在設計PCB時，必須將SA1110的數(shù)據(jù)線和地址線及控制線與Flash的地線線、數(shù)據(jù)線和控制線相連。因SA1110的數(shù)據(jù)線、地址線及控制線的引腳上都有其相應BSC，只要用JTAG指令將數(shù)據(jù)、地址及控制信號送到其BSC中，就可通過BSC對應的引腳將信號送給Flash，實現(xiàn)對Flash的操作。JTAG的系統(tǒng)板設計和連線關系如圖3所示。

4 通過使用TAP狀態(tài)機的指令實行對Flash的操作

通過TCK、TMS的設置，可將JTAG設置為接收指令或數(shù)據(jù)狀態(tài)。JTAG常用指令如下：

SAMPLE/PRELOAD——用此指令采樣BSC內(nèi)容或?qū)?shù)據(jù)寫入BSC單元；

EXTEST——當執(zhí)行此指令時，BSC的內(nèi)容通過引腳送到其連接的相應芯片的引腳，我們就是通過這種指令實現(xiàn)在線寫Flash的；

BYPASS——此指令將一個一位寄存器軒于BSC的移位回路中，即僅有一個一位寄存器處于TDI和TDO之間。

在PCB電路設計好后，即可用程序先將對JTAG的控制指令，通過TDI送入JTAG控制器的指令寄存器中。再通過TDI將要寫Flash的地址、數(shù)據(jù)及控制線信號入BSR中，并將數(shù)據(jù)鎖存到BSC中，用EXTEST指令通過BSC將寫入Flash。

5 軟件編程

在線寫Flash的程序用Turbo C編寫。程序使用PC的并行口，將程序通過含有JTAG的芯片寫入Flash芯片。程序先對PC的并口初始化，對JTAG口復位和測試，并讀Flash，判斷是否加鎖。如加鎖，必須先解鎖，方可進行操作。寫Flash之前，必須對其先擦除。將JTAG芯片設置在EXTEST模式，通過PC的并口，將目標文件通過JTAG寫入Flash，并在燒寫完成后進行校驗。程序主流程如圖4所示。

通過JTAG的讀芯片ID子程序如下：

void id_command(void){

putp(1,0,IP); //Run-Test/Idle;使JTAG復位

putp(1,0,IP); //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle

putp(1,1,IP);

putp(1,1,IP); //選擇指令寄存器

putp(1,0,IP); //捕獲指令寄存器

putp(1,0,IP); /移位指令寄存器

putp(0,0,IP); //SA1110JTAG口指令長度5位，IDCODE為01100

putp(1,0,IP);

putp(1,0,IP);

putp(0,0,IP);

putp(0,0,IP);

putp(0,1,IP); //退出指令寄存器

putp(1,1,IP); //更新指令寄存器，執(zhí)行指令寄存器中的指令

putp(1,0,IP)； //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle

putp(1,1,IP);

putp(1,0,IP);

if(check_id(SA1110ID))

error_out("failed to read device ID for the SA-1110");

putp(1,1,IP); //退出數(shù)據(jù)寄存器

putp(1,1,IP); //更新數(shù)據(jù)寄存器

putp(1,0,IP); //Run-Test/Idle,使JTAG復位

putp(1,0,IP); //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle

}

6 電路設計和編程中的注意事項

①Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣，才能通過BSR控制Flash的相應引腳。

②JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。

③Flash在擦寫和編程時所需的工作電流較大，在選用系統(tǒng)的供電芯片時，必須加以考慮。

④為提高對Flash的編程速度，盡量使TCK不低于6MHz，可編寫燒寫Flash程序時實現(xiàn)。