新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > TMS320C6201高速電路PCB及電磁兼容性設(shè)計(jì)

TMS320C6201高速電路PCB及電磁兼容性設(shè)計(jì)

——
作者:邱文軼 時(shí)間:2007-07-13 來(lái)源:電子設(shè)計(jì)信息網(wǎng) 收藏
    印刷()是電子產(chǎn)品中電路元器件的支撐件,它提供電路元器件之間的電氣連接. 隨著電子技術(shù)的飛速發(fā)展,目前高速集成電路的信號(hào)切換時(shí)間已經(jīng)小于1ns,時(shí)鐘頻率已達(dá)到幾百M(fèi)Hz,的密度也越來(lái)越高。設(shè)計(jì)的好壞對(duì)整個(gè)系統(tǒng)的抗干擾性能影響很大,直接關(guān)系到系統(tǒng)的穩(wěn)定性和可靠性。因此,在PCB設(shè)計(jì)時(shí),應(yīng)遵守相應(yīng)的設(shè)計(jì)規(guī)則,符合的要求。

  是TI公司的DSP芯片,200MHz時(shí)鐘的C6201峰值性能可以達(dá)到2400Mops。如此高的時(shí)鐘頻率,對(duì)PCB的設(shè)計(jì)提出了很高的要求。

  與電磁干擾

  電磁兼容性( EMC)是指電子設(shè)備在預(yù)期的電磁環(huán)境中能夠協(xié)調(diào)、有效地進(jìn)行工作的能力. 其目的是使電子設(shè)備既能抑制各種外來(lái)的干擾,又能減少其本身對(duì)其他電子設(shè)備的電磁干擾。電磁干擾( EMI) 的來(lái)源主要有本電子設(shè)備內(nèi)部形成的干擾以及外界耦合到本電子設(shè)備形成的干擾。

  針對(duì)電子設(shè)備內(nèi)部的干擾,主要通過(guò)合理的PCB電磁兼容性設(shè)計(jì)加以防止和抑制;而針對(duì)外界干擾,則可通過(guò)電磁屏蔽措施切斷其耦合途徑加以解決。本文主要對(duì)前者加以闡述

 
。

  PCB 及電磁兼容性設(shè)計(jì)

  外形與布局

  從生產(chǎn)工藝考慮,印刷一般采用長(zhǎng)寬比不太懸殊的矩形。PCB尺寸不宜過(guò)大,否則導(dǎo)線(xiàn)過(guò)長(zhǎng)易引起電磁干擾。導(dǎo)線(xiàn)或器件離PCB板邊緣距離不小于2mm。TI6000系列DSP功耗比較大,電源穩(wěn)壓塊應(yīng)布置在離通風(fēng)口較近的板邊緣,電源塊下鋪銅以利于散熱,發(fā)熱較大的還可加散熱片。

  合理的元器件布局,可減少各單元電路間的相互干擾。大功率低速電路、模擬電路和數(shù)字電路應(yīng)分塊布局。在各分塊內(nèi),以該分塊內(nèi)核心元件為中心進(jìn)行布局,盡量縮短各元器件間的引線(xiàn)連接。

  電源與接地

  電源與接地的正確設(shè)計(jì),對(duì)于抑制電磁干擾來(lái)說(shuō)至關(guān)重要。電源線(xiàn)和地線(xiàn)盡量寬以減小電阻。數(shù)字電路與模擬電路要分開(kāi)接地。數(shù)字電路的地可構(gòu)成閉環(huán)以提高抗噪聲性能。在層數(shù)允許的條件下,可設(shè)置電源層和地層,或者通過(guò)割電源、割地以獲得較大的電源或地面積。

  一般每片集成電路的電源都應(yīng)加一個(gè)0. 1μF的去耦電容. 對(duì)于等大型芯片,可相應(yīng)地增加去耦電容的數(shù)量. 電源穩(wěn)壓塊所需濾波電容較大,但電容過(guò)大時(shí),充放電時(shí)間會(huì)加長(zhǎng),電源電壓上升緩慢. 為了保證DSP對(duì)電源穩(wěn)定時(shí)間的限制,電源濾波電容并不是越大越好.

  布線(xiàn)規(guī)則

  當(dāng)傳輸信號(hào)的信號(hào)線(xiàn)長(zhǎng)度大于該信號(hào)對(duì)應(yīng)的波長(zhǎng)時(shí),這條信號(hào)線(xiàn)就應(yīng)該被看作是傳輸線(xiàn),傳輸線(xiàn)上的分布電容和分布電感不可忽略,且容易產(chǎn)生電磁輻射。在PCB 布線(xiàn)時(shí),使導(dǎo)線(xiàn)盡可能的短,導(dǎo)線(xiàn)的拐彎成鈍角,而不要成小于90



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉