我的一些數(shù)字電子知識(shí)總結(jié)（3）

　　簡(jiǎn)介：繼續(xù)把我在學(xué)習(xí)數(shù)字電路過程中的一些“細(xì)枝末節(jié)”小結(jié)一下，和大家共享。

　　1、在數(shù)字電路中，BJT一般工作在截止區(qū)或飽和區(qū)，放大區(qū)的經(jīng)歷只是一個(gè)轉(zhuǎn)瞬即逝的過程，這個(gè)過程越長(zhǎng)，說明它的動(dòng)態(tài)性能越差;同理，CMOS管也是只工作在截止區(qū)或可變電阻區(qū)，恒流區(qū)的經(jīng)歷只是一個(gè)非常短暫的過程。因?yàn)槲覀冃枰氖谴_切的0、1值，不能過于“含糊”，否則數(shù)字系統(tǒng)內(nèi)門電路之間的抗干擾性能會(huì)大打折扣!

　　2、數(shù)字IC內(nèi)部很多門電路一般都是把許多CMOS管并聯(lián)起來，這樣可以使得其導(dǎo)通電阻很小，有利于改善它的高頻性能。

　　3、在數(shù)字電路中，MOS管的動(dòng)態(tài)性能，即開關(guān)速度會(huì)受到其極間電容的充、放電過程制約，電容越小，開關(guān)速度越快。因此，我們?cè)谶x擇管子時(shí)，需要注意到這一點(diǎn)。

　　4、時(shí)鐘的質(zhì)量和穩(wěn)定性會(huì)直接決定同步時(shí)序電路的性能。

　　5、CMOS傳輸門實(shí)際上是一種可以傳送電壓信號(hào)(模擬信號(hào)或數(shù)字信號(hào))的壓控開關(guān)，它可以用于多路信號(hào)采集，共用一個(gè)ADC，但是它也有缺點(diǎn)，那就是，傳送模擬信號(hào)時(shí)噪聲也被傳輸過來了，這在數(shù)字電路設(shè)計(jì)過程中是應(yīng)該好好掂量的。

　　6、由于CMOS電路功耗極低，內(nèi)部發(fā)熱量很少，所以集成度可以做得非常高，這是TTL電路無法企及的一個(gè)方面。

　　7、TTL反向器電路的輸出級(jí)中組成推拉式的兩個(gè)BJT總是一個(gè)導(dǎo)通而另一個(gè)截止，這樣有效地降低了輸出級(jí)的靜態(tài)功耗，也就提高了驅(qū)動(dòng)負(fù)載的能力，同時(shí)器件的開關(guān)性能也得到了改善。

　　8、在數(shù)字系統(tǒng)設(shè)計(jì)中，我們應(yīng)該注意到半導(dǎo)體器件(MOS管和BJT)的開關(guān)時(shí)間和分布電容的影響，即充、放電這個(gè)不容忽視的過程，那么當(dāng)輸入信號(hào)變化時(shí)，必須有足夠的變化幅度和作用時(shí)間，才能使得輸出端狀態(tài)改變。例如在有些時(shí)鐘觸發(fā)器中，輸入信號(hào)必須先于CP信號(hào)建立起來，電路才能可靠地翻轉(zhuǎn)。可知，當(dāng)時(shí)鐘信號(hào)頻率升高到一定程度之后，觸發(fā)器就來不及翻轉(zhuǎn)了。

　　9、經(jīng)過前人驗(yàn)證得出：任何組合邏輯電路都是由它的最小項(xiàng)構(gòu)成的，都可以表示成為最小項(xiàng)之和的標(biāo)準(zhǔn)形式。

　　10、經(jīng)過前人驗(yàn)證得出：由于干擾脈沖通常與門電路的傳輸時(shí)間屬于同一個(gè)數(shù)量級(jí)，所以在TTL電路中，只需要在輸出端并接一個(gè)幾百pF的濾波電容就足以把干擾脈沖削弱至開門電平以下。至于是怎么驗(yàn)證的，這個(gè)過程可能比較精細(xì)，我現(xiàn)在還無法理解。

　　11、組合邏輯電路的基本單元是門電路，而時(shí)序電路的基本單元是觸發(fā)器，這個(gè)概念我們應(yīng)該熟知。由此可以推斷出，任何時(shí)序電路的狀態(tài)都是由組成該時(shí)序電路的各個(gè)觸發(fā)器來記憶和表示的。

　　12、使用電容器存儲(chǔ)方式的鎖存器實(shí)際上是一個(gè)模擬值的采樣保持器件，由于電容器“天生具有”的漏電流特性，我們需要不斷對(duì)其進(jìn)行刷新操作，而通過正反饋存儲(chǔ)方式的鎖存器就就不需要這樣了。

　　13、微機(jī)接口及內(nèi)部電路是采用TTL和CMOS型電路，這些電路都不能直接與RS-232相連，中間必須要進(jìn)行電平轉(zhuǎn)換，如加一個(gè)RS-232芯片。

　　14、驅(qū)動(dòng)TTL電路的輸入信號(hào)必須具有較快的轉(zhuǎn)換時(shí)間，當(dāng)輸入信號(hào)的上升或下降時(shí)間大于一定時(shí)間時(shí)(數(shù)據(jù)手冊(cè)里一般會(huì)說明)，就有可能在輸出端出現(xiàn)信號(hào)振蕩。

　　15、對(duì)于硅材料的PN結(jié)來說，擊穿電壓>7V時(shí)為雪崩擊穿，<4V時(shí)為齊納擊穿。在4V與7V之間，兩種擊穿都會(huì)有。

　　16、干擾源一般分為電壓型和電流型的干擾源：電壓型干擾源通常是數(shù)字信號(hào)本身以及數(shù)字電源管腳，電流型干擾源通常是DC電源。

　　17、CMOS門電路輸入阻抗極大，易受靜電感應(yīng)并發(fā)生擊穿，除了其內(nèi)部設(shè)有保護(hù)電路外，在使用和存放時(shí)應(yīng)注意靜電屏蔽。

　　18、可以在環(huán)形振蕩器輸出后接Schmitt trigger,以此對(duì)振蕩波形進(jìn)行整形，同時(shí)可以增加電路的抗干擾能力。

　　19、PWM調(diào)制技術(shù)雖然可以使得效率提高，但是它內(nèi)在的高速開關(guān)特性，產(chǎn)生了大量的EMI干擾，即使是采用非常考究的濾波器來濾除這些干擾，也難以滿足可觀的EMI性能。

　　20、電子工程師的一個(gè)經(jīng)驗(yàn)：數(shù)字器件輸出時(shí)鐘抖動(dòng)太大，應(yīng)該盡可能不直接使用DSP或FPGA提供的時(shí)鐘輸出，一般需要經(jīng)過鎖相環(huán)進(jìn)行倍頻。

　　21、在高速CMOS系統(tǒng)中，使用CMOS IC器件來驅(qū)動(dòng)總線是很常見的事，但是工作時(shí)不能讓總線浮空，應(yīng)該通過上拉或下拉電阻把總線接到VDD或VSS上。

　　22、總線的工作速度與總線上相關(guān)寄生電容和終端電阻形成的RC時(shí)間常數(shù)有關(guān)，終端電阻越低，總線工作的速度就越快，但是總線的功耗也會(huì)隨之增大，遺憾的是，這兩者不可兼得。

　　23、在使用CMOS邏輯電路時(shí)采用高電源電壓也是有“好處”的，因?yàn)殡S著電源電壓VDD的增加，器件的噪聲容限也會(huì)成比例地增大，電路工作也就更加可靠了，但是得付出代價(jià)，那就是器件的功耗因此會(huì)加大(PD=CL*VDD2*f)。