混合信號(hào)IC──復(fù)雜電源管理組件的設(shè)計(jì)挑戰(zhàn)及解決方案

　　隨著系統(tǒng)內(nèi)電源數(shù)量的增多，為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作，對(duì)電源軌進(jìn)行監(jiān)測(cè)和控制變得非常重要，特別是在使用微處理器時(shí)。確定電壓軌是否處于工作范圍內(nèi)，以及該電壓相對(duì)于其它電壓軌是否按照正確的時(shí)序上電或斷電，這些對(duì)于系統(tǒng)執(zhí)行的可靠性和安全性來(lái)說(shuō)都是至關(guān)重要的。例如FPGA，在向組件提供5V I/O(輸入/輸出)電壓之前，必須先施加3.3V的核心電壓，并持續(xù)至少20ms，以避免組件上電時(shí)受到損壞。對(duì)于系統(tǒng)的可靠性來(lái)說(shuō)，滿足這樣的時(shí)序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。

　　同時(shí)，電源軌數(shù)量也在顯著增加。一些復(fù)雜的系統(tǒng)，如LAN(局域網(wǎng)絡(luò))交換機(jī)和移動(dòng)電話基站，線路卡通常會(huì)包含10路或更多電壓軌;即使是對(duì)成本敏感的消費(fèi)性系統(tǒng)，如等離子電視，也可能具有多達(dá)15路的獨(dú)立電壓軌，其中許多電壓軌都需要進(jìn)行監(jiān)控和時(shí)序控制。在高階系統(tǒng)中，每個(gè)DSP組件會(huì)需要多達(dá)四個(gè)獨(dú)立的電源。而在更多情況下，單一系統(tǒng)中可能存在著大量的多電源組件，包括FPGA、ASIC、DSP、微處理器和微控制器(以及模擬組件)。

　　電壓監(jiān)控和時(shí)序控制有時(shí)會(huì)變得極為復(fù)雜，特別是當(dāng)一個(gè)系統(tǒng)必須設(shè)計(jì)為能夠支持上電時(shí)序控制和斷電時(shí)序控制，并能夠在工作期間的不同時(shí)間點(diǎn)上對(duì)不同電源軌上的所有可能故障狀況均產(chǎn)生多種響應(yīng)時(shí)。中心電源管理控制器是解決這個(gè)難題的最佳方案。

　　設(shè)計(jì)風(fēng)險(xiǎn)與電源數(shù)量、組件數(shù)量和系統(tǒng)復(fù)雜程度成正比，外部因素也會(huì)增加風(fēng)險(xiǎn)。例如，如果在初始設(shè)計(jì)階段沒(méi)有完整地定義出主ASIC的特性，那么電源設(shè)計(jì)工程師必須用硬聯(lián)機(jī)實(shí)現(xiàn)電壓監(jiān)控閾值和時(shí)序控制，但這些都可能會(huì)隨著ASIC技術(shù)指標(biāo)的改變而產(chǎn)生變化。故對(duì)于任何一個(gè)中心電源系統(tǒng)管理器來(lái)說(shuō)，易于調(diào)整電源的方法將會(huì)是非常有用的。

　　基本監(jiān)控

　　圖1所示的是監(jiān)控多任務(wù)電壓軌的簡(jiǎn)單方法。其中，每路電壓軌都使用獨(dú)立的電路。電阻分壓器將電壓軌按比例降低，并為每一路電源設(shè)置一個(gè)欠壓跳變點(diǎn)。所有的輸出被連接在一起，產(chǎn)生通用電源良好訊號(hào)。更小的制程尺寸正推動(dòng)核心電壓向更低的方向發(fā)展。低壓時(shí)余量的不足可能會(huì)引起預(yù)想不到的組件行為。隨著核心電壓的下降，對(duì)高精密度電壓監(jiān)控器的要求將更加苛刻，如圖2所示。

　　圖1：基于比較器的欠壓檢測(cè)，提供通用電源良好輸出，適用于3路電源系統(tǒng)。

　　圖2：現(xiàn)代電子系統(tǒng)中需要高精密度監(jiān)控器。

　　基本時(shí)序控制

　　圖3所示的是如何利用分離組件實(shí)現(xiàn)基本的時(shí)序控制，此處采用邏輯閾值而不是比較器。12V和5V電源軌是由其它電路產(chǎn)生的。為了確保系統(tǒng)能夠正確工作，必須導(dǎo)入一段時(shí)間延遲。這里是透過(guò)使用RC電路來(lái)緩慢升高與5V電源串聯(lián)的N信道FET的閘極電壓而實(shí)現(xiàn)的。所選用的RC值可確保FET在達(dá)到閾值電壓并導(dǎo)通之前能獲得足夠的延遲時(shí)間。這些電壓的上電時(shí)間也是利用RC來(lái)進(jìn)行時(shí)序控制的。由于RC能驅(qū)動(dòng)每個(gè)LDO的EN(使能)接腳，因此無(wú)需串聯(lián)FET。選定的RC值要確保在EN接腳上的電壓爬升到其閾值之前有足夠的延遲時(shí)間(t2,t3)。

　　圖3：四路電源系統(tǒng)的基本分離式時(shí)序控制。

　　這種簡(jiǎn)單、低成本的電源時(shí)序控制方法只占用很少的電路板面積，因此適用于多種應(yīng)用。這種方法適合于成本是主要考慮因素、時(shí)序要求很簡(jiǎn)單，且時(shí)序控制電路的精確性不是十分重要的系統(tǒng)。

　　但許多情況下需要比RC延遲電路更高的精確性。此外，這種簡(jiǎn)單的解決方案也不允許以結(jié)構(gòu)化的方法處理故障(例如，一個(gè)5V電源失效最終將影響到其它電源軌)。

　　利用IC進(jìn)行時(shí)序控制

　　市場(chǎng)上有各種各樣的電源時(shí)序控制器。有些組件能夠直接實(shí)現(xiàn)電源模塊的輸出，并提供多種輸出配置。有些組件內(nèi)建電荷泵電壓產(chǎn)生器，對(duì)于需要對(duì)更高電壓軌進(jìn)行時(shí)序控制、卻又缺少高壓源(如12V電源軌)的低壓系統(tǒng)來(lái)說(shuō)，這一點(diǎn)特別有用，能夠驅(qū)動(dòng)N信道FET的閘極。許多這類(lèi)組件具有使能接腳，可以接受來(lái)自于按鈕開(kāi)關(guān)或控制器的外部訊號(hào)，以便在需要時(shí)重新啟動(dòng)時(shí)序控制或切斷所控制的電壓軌。

　　圖4所示的是如何使用電源時(shí)序控制器ADM6820和ADM1086精確且可靠地對(duì)系統(tǒng)中的電源軌進(jìn)行時(shí)序控制。內(nèi)部比較器檢測(cè)電壓軌何時(shí)會(huì)超過(guò)精密的設(shè)定電平，經(jīng)過(guò)可程序的上電延遲之后，按正確時(shí)序產(chǎn)生輸出。閾值透過(guò)電阻比值來(lái)設(shè)定，延遲透過(guò)電容來(lái)設(shè)定。

　　圖4：使用監(jiān)控IC對(duì)四路電源系統(tǒng)進(jìn)行時(shí)序控制。

　　整合的電源系統(tǒng)管理

　　有些系統(tǒng)具有許多電源軌，采用這種使用大量IC，并利用電阻和電容來(lái)設(shè)置時(shí)序和閾值電平的分離解決方案會(huì)變得過(guò)于復(fù)雜、成本過(guò)高，且不能提供適當(dāng)?shù)男阅堋?/p>

　　具有八路電壓軌的系統(tǒng)會(huì)需要復(fù)雜的上電時(shí)序控制。每路電壓軌都要監(jiān)控，以免出現(xiàn)欠壓或過(guò)壓故障。產(chǎn)生故障時(shí)，根據(jù)故障機(jī)制，需要切斷所有電源電壓，或初始化電源切斷時(shí)序。此外，必須根據(jù)控制訊號(hào)的狀態(tài)采取相應(yīng)措施，并根據(jù)電源的狀態(tài)產(chǎn)生標(biāo)志位。在具有四路或更多電源的系統(tǒng)中，使用集中式組件來(lái)管理電源比較可取。圖5所示的是采用這種方法的一個(gè)例子。

　　圖5：打印機(jī)應(yīng)用中的上電與斷電時(shí)序。