基于高速ADC的技術(shù)文獻及設(shè)計方案匯總，軟硬件協(xié)同
加入技術(shù)交流群
ADC，Analog-to-Digital Converter的縮寫，指模/數(shù)轉(zhuǎn)換器或者模擬/數(shù)字轉(zhuǎn)換器。是指將連續(xù)變量的模擬信號轉(zhuǎn)換為離散的數(shù)字信號的器件。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉(zhuǎn)換成更容易儲存、處理和發(fā)射的數(shù)字形式。模/數(shù)轉(zhuǎn)換器可以實現(xiàn)這個功能，在各種不同的產(chǎn)品中都可以找到它的身影。
本文引用地址：http://2s4d.com/article/274419.htm多片高速ADC和DAC在閉環(huán)系統(tǒng)中的關(guān)鍵作用
本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點關(guān)注模/數(shù)轉(zhuǎn)換器(ADC)和數(shù)/模轉(zhuǎn)換器(DAC)的關(guān)鍵角色。文章介紹多片高速ADC和DAC作為控制系統(tǒng)核心的關(guān)鍵作用和性能優(yōu)勢。最后，我們以MAXREFDES32和MAXREFDES71參考設(shè)計為例，介紹隔離電源和數(shù)據(jù)子系統(tǒng)在工業(yè)閉環(huán)中的應(yīng)用。
本文將探討運用時序交錯式類比數(shù)位轉(zhuǎn)換器時所出現(xiàn)的技術(shù)挑戰(zhàn)，并對此提供實用的系統(tǒng)設(shè)計解決方案。本文也將說明可以解決目前已知問題的創(chuàng)新元件的特色及設(shè)計技術(shù)。
本文基于TSMC 0.25μm CMOS工藝，設(shè)計了一個具有高增益、高帶寬的OTA，并且利用該OTA構(gòu)造一個適用于10位，100 MS/s的流水線ADC的采樣保持電路。文章討論了適宜采用的跨導(dǎo)運算放大器的結(jié)構(gòu)以及對其性能產(chǎn)生影響的因素和采樣保持電路的結(jié)構(gòu)，最后給出了仿真結(jié)果。
高速ADC的性能特性對整個信號處理鏈路的設(shè)計影響巨大。系統(tǒng)設(shè)計師在考慮ADC對基帶影響的同時，還必須考慮對射頻(RF)和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評價和選擇的責(zé)任常常落在系統(tǒng)設(shè)計師身上，而系統(tǒng)設(shè)計師并不都是ADC專家。
3GSps超高速ADC系統(tǒng)設(shè)計解決方案
本文中的參考設(shè)計將采用ADC083000/B3000。時鐘源是高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中最重要的子電路之一。這是因為時鐘信號的定時精度會直接影響ADC的動態(tài)性能。為了將這種影響最小化，ADC的時鐘源必須 具有很低的定時抖動或相位噪聲。
本文解釋了數(shù)字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內(nèi)置了一些功能，在良好設(shè)計的布局也許不足以解決問題的情況下，這些功能可用來克服數(shù)字反饋。
本文以MAX1124 (Maxim近期推出的250MHz、10位高IF ADC)為例，討論不同的端接架構(gòu)以及對高速ADC增益平坦度和動態(tài)范圍的影響。
本文介紹對于了解高速ADC電源設(shè)計至關(guān)重要的各種測試測量方法。為了確定轉(zhuǎn)換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處于何種噪聲水平才能使ADC實現(xiàn)預(yù)期性能，有兩種測試十分有用：一般稱為電源抑制比(PSRR)和電源調(diào)制比(PSMR)。
本文詳細介紹了一種高 速A/D轉(zhuǎn)換芯片AD9225的結(jié)構(gòu)和應(yīng)用,在比較了各種高速數(shù)據(jù)采集系統(tǒng)的存儲方案的基礎(chǔ)上,給出了AD9225與628512存儲器的接口電路。該電路實際上是高
速ADC與一般RAM接口的縮影。在寫信號的實現(xiàn)上,采用了控制邏輯,具有創(chuàng)新性和通用性。
輸入共模電壓范圍(Vcm)對于包含了基帶采樣和高速ADC的通信接收機設(shè)計非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對于單電源供電電路，饋送到放大器和ADC的輸入信號應(yīng)該偏置在Vcm范圍以內(nèi)的直流電平，能夠消除放大器和ADC設(shè)計的一大屏障，因為不必在0V保持低失真和高線性度。
評論