基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計(jì)

　　1971年，美國學(xué)者TIERNCY J、TADER C M和GOLD B在《A Digital Frequeney Synthesizer》一文中提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理，稱之為直接數(shù)字頻率合成器DDS(Direct Digitial Frequency Synthesis)[1].這是頻率合成技術(shù)的一次重大革命，但限于當(dāng)時微電子技術(shù)和數(shù)字信號處理技術(shù)的限制，DDS并沒有得到足夠的重視。隨著現(xiàn)代超大規(guī)模集成電路集成工藝的高速發(fā)展，數(shù)字頻率合成技術(shù)得到了質(zhì)的飛躍，它在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨率以及集成化等一系列性能指標(biāo)方面，已遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平。因此廣泛用于通信、宇航、遙控遙測、儀器儀表等各項(xiàng)電子領(lǐng)域[1-2].

　　目前實(shí)現(xiàn)DDS的技術(shù)方案大致分為兩種，一是用專用的DDS芯片來實(shí)現(xiàn)。常用的DDS芯片有ADI公司的AD9xxx系列，如其中的AD9913，它具有高達(dá)100 MHz的模擬輸出，內(nèi)部集成一個10位的D/A轉(zhuǎn)換器，頻率分辨率≥0.058 Hz，相調(diào)諧分辨率為0.022°[3].另一種是用FPGA來實(shí)現(xiàn)?？删幊痰?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/FPGA">FPGA器件具有內(nèi)部資源豐富、處理速度快、可在系統(tǒng)內(nèi)編程并有強(qiáng)大的EDA設(shè)計(jì)軟件支持等特點(diǎn)。因此，基于FPGA的設(shè)計(jì)相對于專用DDS芯片，可使電路設(shè)計(jì)更加靈活、提高系統(tǒng)的可靠性、縮短設(shè)計(jì)周期、降低成本。所以，采用FPGA設(shè)計(jì)的DDS系統(tǒng)具有很高的性價比。

　　1 DDS基本原理

　　直接數(shù)字頻率合成的理論依據(jù)是采樣定理，即先對一個完整周期的正弦波進(jìn)行N點(diǎn)采樣，然后把采樣點(diǎn)存儲在ROM中構(gòu)成一個查找表，頻率合成時，相位累加器在參考時鐘的作用下控制ROM中數(shù)據(jù)的輸出。ROM的輸出經(jīng)過D/A轉(zhuǎn)換，將一個階梯化的信號(即采樣信號)通過一個理想的低通濾波器，就得到符合要求的模擬信號。

　　DDS的基本結(jié)構(gòu)如圖1所示，主要由相位累加器、相位調(diào)制器、波形ROM查找表、DAC和低通濾波器(LPF)構(gòu)成。其中相位累加器、相位調(diào)制器、波形ROM查找表是DDS結(jié)構(gòu)中的數(shù)字部分，由于具有數(shù)控頻率合成的功能，又合稱為NCO(Numerically Controlled Oscillators)。

　　2 DDS波形發(fā)生器的系統(tǒng)設(shè)計(jì)

　　本系統(tǒng)分為軟件設(shè)計(jì)和硬件設(shè)計(jì)兩部分，軟件部分主要是基于FPGA的程序設(shè)計(jì)，硬件部分包括D/A轉(zhuǎn)換和低通濾波器設(shè)計(jì)。

　　2.1 VHDL程序設(shè)計(jì)

　　2.1.1定制波形數(shù)據(jù)文件

　　在設(shè)計(jì)DDS信號源之前，先建立一個儲存波形數(shù)據(jù)的ROM，儲存波形數(shù)據(jù)文件有。mif和。hex兩種格式。。mif和。hex格式的文件可以用Quartuas II建立，也可以用Quartuas II以外的編輯器設(shè)計(jì)，如MATLAB、C語言等。本系統(tǒng)的ROM文件一個周期有1 024個點(diǎn)的正弦波數(shù)據(jù)、10 bit地址線和10 bit數(shù)據(jù)線。

　　圖2 DDS的軟件設(shè)計(jì)框圖